Korszakváltás a processzorok fejlődésében Sima Dezső 2014 őszi félév (verzió 3.5)

Az előadások a következő témára: "Korszakváltás a processzorok fejlődésében Sima Dezső 2014 őszi félév (verzió 3.5)"— Előadás másolata:

1 Korszakváltás a processzorok fejlődésében Sima Dezső 2014 őszi félév (verzió 3.5)

2 2 A processzorok hatékonysága 5 A második hatékonysági korlát 9 Paradigmaváltás 7 Párhuzamos buszok frekvenciakorlátja Áttekintés 6 A disszipációs korlát 1 Processzorok teljesítménye 3 A processzorok hatékonyságának stagnálása által kiváltott fejlődési főirányok 8 EPIC architektúrák/processzorok 4 Az órafrekvencia erőteljes növelése

3 Abszolút teljesítmény Relatív teljesítmény Eredményesen végrehajtott utasítások száma/sec Eredményesen végrehajtott műveletek száma/sec (SIMD) Egy benchmark programcsomag valamely referenciarendszeren és a vizsgált rendszeren mért futási időinek összevetése az alábbi értelmezéssel (mértani közép): Pl: SPECint92, SPECint_base2000 f c : Órafrekvencia IPC: Utasítások száma/ciklus (P a alkalmazásfüggő, max. teljesítmény jellemzésére) OPI: Műveletek száma/utasítás 1.1. Bevezetés (1) Pl:MIPS, GIPS, MFLOPS, GFLOPS, TFLOPS Számítási teljesítmény megadása Egy adott alkalmazási területen jellemzi a teljesítményt

4 Példa SPECint eredményekre: 1.1. Bevezetés (2) 1.1. ábra: Programcsomag egyes programjainak futásidő arányai Forrás: http://www.spec.org

5 Processzorok abszolút teljesítménye az utasításokra vonatkoztatva: 1.1. Bevezetés (3) ahol: f c : órafrekvencia IPC eff : az óraciklusonként eredményesen végrehajtott utasítások száma az eredményesen végrehajtott utasítások száma/sec

6 1.1. Bevezetés (4) H = IPC eff P = f c * H Processzorok hatékonysága (H): az óraciklusonként eredményesen végrehajtott utasítások száma azaz így

7 1.1. Bevezetés (5) Grafikai teljesítmény megadása pl. játékok futtatásakor http://www.hardwarecanucks.com/forum/h ardware-canucks-reviews/53054-intel-i7- 3770k-ivy-bridge-cpu-review-17.html

8 1.2. A processzor teljesítmények növekedése (1) 1.2. ábra: Az x86 alapú egymagos Intel processzorok FX-teljesítményének növekedése

9 1.2. A processzor teljesítmények növekedése (2) 3. 1.4. ábra: A fixpontos teljesítmények növekedése (általában - 2) Forrás: F. Labonte, www-vlsi.stanford.edu/group/chart/specInf2000.pdf

10 2.1. Bevezetés ? 2. A processzorok hatékonysága

11 2.1. ábra: Intel processzorok hatékonysága 2.2. A processzorok hatékonyságának növekedése (1)

12 2.2. ábra: Processzorok teljesítményének/hatékonyságának növekedése (általában) Forrás:J. Birnbaum, „Architecture at HP: Two decades of Innovation”, Microprocessor Forum, October 14, 1997. 2.2. A processzorok hatékonyságának növekedése (2)

13 2.3. A hatékonyság növelés hozzájárulása a teljesítmények növeléséhez (2. generációig) ? A második generációig az órafrekvencia és a hatékonyság növelése egyenlő arányban járultak hozzá a teljesítmény növeléséhez.

14 2.4. A hatékonyság növekedése és annak korlátja 2.4. ábra: Processzorok hatékonyságának növekedése a 2. gen. szuperskalárokig

15 2.5. A hatékonyság növelésének főbb forrásai (1) Szóhossz növelése Feldolgozási szélesség növelése Általános célú feldolgozást tekintve

16 Szóhossz növelése 8 bit (8008)  16 bit (286)  32 bit (386DX)  64 bit adatszélesség (Pentium)  64 bit (Pentium 4 EMT) 2.5. A hatékonyság növelésének főbb forrásai (2)

17 Időbeli párhuzamosság bevezetése, növelése Kibocsátási párhuzamosság bevezetése, növelése 1. és 2. generációs futószalag processzorok (386DX, 486DX) 1. és 2. generációs szuperskalárok (Pentium, Pentium Pro) Feldolgozási szélesség növelése 1 1. Gen. 2. Gen. 2 4 2.5. A hatékonyság növelésének főbb forrásai (3)

18 superscalar 1. Gen.2. Gen. 1 2 4 pipeline 2.5. A hatékonyság növelésének főbb forrásai (4) A feldolgozási szélesség növelése (összefoglalás)

19 2.5. ábra: Processzorok hatékonyságának növekedése a 2. gen szuperskalárokig Futószalag 1.gen. szuperskalár 2. gen. szuperskalár ~10x/10 év Stagnálás 2.5. A hatékonyság növelésének főbb forrásai (5)

20 2.5. A hatékonyság növelésének első korlátja (1) Feldolgozási szélesség 4 RISC utasítás/ciklus ~3 CISC utasítás/ciklus 2.3. ábra: A feldolgozás szélessége és az általános célú alkalmazásokban rejlő párhuzamosság mértéke a 2. generációs (széles) szuperskalárokban 2. generációs szuperskalárok (széles szuperskalárok) Forrás: Wall: Limits of ILP, WRL TN-15, Dec. 1990

21 Általános célú alkalmazásokban a 2. generációs (széles) szuperskalárokkal kezdődően a hatékonyság növelésének lehetősége a feldolgozási szélesség nővelésével kimerült Általános célú alkalmazásokban: 2.5. A hatékonyság növelésének korlátja (2) 2. generációs szuperskalárok szélessége már megközelíti rendelkezésre álló ILP mértékét

22 EPIC architektúrák kifejlesztése Az órafrekvencia erőteljes növelése A fejlődés fővonala (4. – 7. pontok) 3. A processzor hatékonyság stagnálása által kiváltott fejlődési főirányok áttekintése (8. pont)

23 A gyártási technológia vonalvastagságának csökkentése A futószalag fokozatok logikai hosszának csökkentése 4.1. Az órafrekvencia növelésének forrásai (1) Az órafrekvencia növelése 4. Az órafrekvencia erőteljes növelése

24 4.1. ábra: Az Intel gyártási technológiák fejlődése Forrás: D. Bhandarkar: „The Dawn of a New Era”, 11. EMEA, May, 2006. 4.1. Az órafrekvencia növelésének forrásai (2)

25 4.1. Az órafrekvencia növelésének forrásai (3/1) Egy futószalag fokozat logikai hossza (n x FO4) A “leghosszabb” futószalag fokozat logikai hossza határozza meg a max. órafrekvenciát (a jelnek át kell érnie!). Órajel n x FO4 Órajel FO4: Fan-out of Four

26 A futószalag logikai hosszának csőkkentése a futószalag fokozatok számának növelésével: F D E W W1W2 F1 F2 D1 D2E1E2 4.1. Az órafrekvencia növelésének forrásai (3/2)

27 4.3. ábra: Futószalag fokozatok logikai hossza processzorokban (FO4) 4.1. Az órafrekvencia növelésének forrásai (4) Forrás: F. Labonte www-vlsi.stanford.edu/group/chart/CycleFO4.pdf

28 20 30 Year * 10 40 1990 2000 * * * * Pentium (5) 2005 No of pipeline stages Pentium Pro (~12) Pentium 4 (~20) Athlon-64 (12) P4 Prescott (~30) (14) Conroe * Athlon (6) K6 (6) * 1995 * Core Duo 4.2 ábra: A futószalag fokozatok száma Intel és AMD processzorokban 4.1. Az órafrekvencia növelésének forrásai (5)

29 4.4. ábra: Az x86 alapú Intel processzorok órafrekvenciájának növekedése 4.2. Az órafrekvenciák növekedési üteme (1)

30 4.2. Az órafrekvenciák növekedési üteme (2) 4.5. ábra: Az órafrekvenciák növekedési üteme (általában)

31 Fejlődési korlátok megjelenése RISC processzorok kiszorulása 4.3. Az órafrekvencia erőteljes növelésének konzekvenciái 4.3.1. Áttekintés (4.3.2) (4.3.3)

32 4.3.2. RISC processzorok kiszorulása (1) 4.6. ábra: RISC processzorok kiszorulása

33 1995-2000: A CISC processzorok átvették a vezetést a teljesítmény versenyben, mivel magasabb órafrekvenciáról indulva (RISC) nem volt tartható az azonos iramú frekvencia növelés, mint alacsonyabb frekvencia értékről (CISC) A legtöbb RISC processzorcsalád fejlesztésének leállítása, mint pl. MIPS R családja, HP Alpha és PA családjai, illetve a PowerPC Consortium PowerPC családja 4.3.2. RISC processzorok kiszorulása (2) 1997: Intel és HP bejelentették az IA-64/Merced architektúrát/processzorcsaládot, mint a 32-bites x86 architektúrát leváltó új generációt

34 4.3.3. Fejlődési korlátok megjelenése (1) Párhuzamos buszok frekvenciakorlátja Disszipációs korlát Hatékonysági korlát (5. pont) (6. pont) (7. pont)

35 4.3.3. Fejlődési korlátok megjelenése (2) Párhuzamos buszok frekvenciakorlátja Disszipációs korlát Hatékonysági korlát (5. pont) (6. pont) (7. pont) Órafrekvenciák stagnálása Disszipáció csökkentés előtérbe kerülése Soros buszok megjelenése

36 A processzor és a memória közötti sebességolló 5.1. Áttekintés 5. A második hatékonysági korlát Alapvető ok: (növekvő órafrekvenciákon tágul)

37 Memória átviteli rátája DRAM késleltetési ideje A processzor busz átviteli rátája L2 cache tárak elérési ideje 5.1. Áttekintés (2) A sebességolló konkrét megnyilvánulásai:

38 5.1 Áttelomtás (3) The scene of main memories 1 Used in the Cell BE and the PlayStation 3, but not yet in desktops or servers Ábra: Legfontosabb DRAM típusok DRAM (1970) FBDIMM (2006) DRDRAM (1999) DDR3 (2007) DDR2 (2004) DDR (2000) SDRAM (1996) FPM (1983) FP (~1974) XDR (2006) 1 Year of intro. Asynchronous DRAMs Synchronous DRAMs DRAMs with parallel bus connection DRAMs with serial bus connection DRAMs for general use Main stream DRAM types Challenging DRAM types EDO (1995) Commodity DRAMs

39 486 DXP PII PIII386 DX 86 88818283 84 85 8789199091 92 939495 96 979899 200 180 160 140 120 100 80 60 40 20 2000 * PC AT * * * * * * * * * * 16 K64 K256 K 64 M Year processor Chipset Typ. DRAM size (bits) (ns) FPM 4 M 1 M 16 M128 M 64 M 16 M 64 M 256 M 200 150 100 80 60 70 50 60 50 35 EDO FPM EDO SDRAM RDRAM SDRAM 64 K 01 02 030405 06 07 DRAM FPM DRAM 64 K P4 64 M 128 M 256 M SDRAM Core2 512 M 1 G 2 G DDR2 * * * * * * 30 25 40 24 22 128 K 256 K 256 M 512 M 1 G DDR DDR2 DDR3 DDR2 40 * Desktop DRAM type Read latency 1 1 Read latency of DRAM, FPM, EDO and BEDO parts = t RAC (Row access time (time from row address until data valid)) Read latency of SDRAM parts = CL + t RCD (Cslumn delay + Row to Cloumn delay) 2 The 815 chipset support SDRAM while the 820 RDRAM 512 M 1 G P35 965 915 845 256 M 512 M 1 G 845 3 512 M RDRAM 128 M 256 M 815 2 820 2 850 EDO FPM SDRAM 4 M 256 K FPM 1 M 440ZX 430VX 430FX 420TX 430LX 3 A new revision of the 845 supports DDR instead of SDRAM DRAM FPM 16 M 4 M 5.2. A processzor és a memória közötti sebességolló (2) 5.1b ábra: DRAM chipek késleltetési ideje Pentium D

40 5.1c ábra: DRAM memóriák tipikus késleletetési ideje x86-os rendszerekben (ns) 486 DXPPPro PIIPIII 386 DX PC AT (286) (8088) P4 Memory latency ns 300 200 100 * * * * * 155 135 140 120 210 * 200 86 88818283 84 85 8789199091 92 939495 96 979899 2000 Year 01 02 030405 06 0708 * 160 * 110 * 85 * 70 50 Core2 processor Chipset Typ. DRAM parts (bits) Desktop DRAM type 16 K DRAM 64 K DRAM 64 K 128 K 256 K 1 M DRAM FPM DRAM FPM 256 K FPM 4 M 1 M 256 K FPM 1 M 420TX 430LX 16 M 64 M EDO FPM EDO FPM SDRAM 4 M 430VX 430FX 16 M 4 M 64 M 128 M 16 M 64 M 256 M EDO SDRAM RDRAM SDRAM 64 M 128 M 256 M SDRAM DDR 845 256 M 512 M 1 G 845 3 512 M RDRAM 128 M 256 M 815 2 820 2 850 440ZX 512 M 1 G 2 G DDR2 256 M 512 M 1 G DDR DDR2 DDR3 DDR2 512 M 1 G P35 965 915 RDRAM 5.2. A processzor és a memória közötti sebességolló (3) Pentium D

41 486 DXPPPro PIIPIII 386 DX PC AT (286) (8088) P4 Core2 processor Chipset Typ. DRAM parts (bits) Desktop DRAM type 16 K DRAM 64 K DRAM 64 K 128 K 256 K 1 M DRAM FPM DRAM FPM 256 K FPM 4 M 1 M 256 K FPM 1 M 420TX 430LX 16 M 64 M EDO FPM EDO FPM SDRAM 4 M 430VX 430FX 16 M 4 M 64 M 128 M 16 M 64 M 256 M EDO SDRAM RDRAM SDRAM 64 M 128 M 256 M SDRAM DDR 845 256 M 512 M 1 G 845 3 512 M RDRAM 128 M 256 M 815 2 820 2 850 440ZX 512 M 1 G 2 G DDR2 256 M 512 M 1 G DDR DDR2 DDR3 DDR2 512 M 1 G P35 965 915 Memory latency in proc. cycles 86 88818283 84 85 878919909192939495 96 979899 100 10 1 2000 Year 50 1000 30 20 500 200 2 3 5 * * * 10 40 85 300 * * * 1 1 3 0102030405 06 0708 * * * * 240 220 280 180 RDRAM 5.1d ábra: DRAM memóriák tipikus késleletetési ideje x86-os rendszerekben (ciklusokban) 5.2. A processzor és a memória közötti sebességolló (4) Pentium D

42 5.2. ábra: Memóriák relatív átviteli rátája (D: kétcsatornás) 5.2. A processzor és a memória közötti sebességolló (5)

43 5.4. ábra: A processzor busz (FSB) relatív átviteli rátája 5.2. A processzor és a memória közötti sebességolló (6)

44 f c max at intro. (GHz) L2 size (Kbyte) L2 latency (clock cycles) Willamette1.5 128 7 Northwood2.0 51216 Prescott3.4 102423 5.3. ábra: Intel Pentium 4 L2 cache tárak elérési ideje 5.2. A processzor és a memória közötti sebességolló (7)

45 5.3. A 3. generációs szuperskalárok hatékonysága (1) 5.5. ábra: Intel Pentium III és Pentium 4 processzorainak hatékonysága fixpontos feldolgozás esetén FSB órafrekvencia Memoria átviteli rátája Háttértár típusa

46 5.6. ábra: AMD Athlon, Athlon XP és Athlon 64 processzorainak hatékonysága fixpontos feldolgozás esetén 5.3. A 3. generációs szuperskalárok hatékonysága (2)

47 5.7. ábra: A fejlett szuperskalárok hatékonyságát megszabó legfontosabb tényezők 5.3. A 3. generációs szuperskalárok hatékonysága (3)

48 5.8. ábra: Intel és AMD processzorok hatékonyságának összehasonlítása 5.3. A 3. generációs szuperskalárok hatékonysága (4)

49 5.9. ábra: Intel és AMD processzorok tervezési filozófiájának összehasonlítása 5.3. A 3. generációs szuperskalárok hatékonysága (5)

50 Növekvő órafrekvenciákon egyre csökkenő teljesítménytöbblet A processzorok hatékonysági korlátjának konzekvenciája: 5.3. A 3. generációs szuperskalárok hatékonysága (6) Magasabb órafrekvencia Magasabb disszipáció Az órafrekvenciák stagnálása

51 6. A disszipációs korlát (1) Disszipáció (D) : D d =A*C*V 2 *f c ahol: A:aktív kapuk részaránya C:a kapuk összesített kapacitása V:tápfeszültség f c :órafrekvencia I leak :szivárgási áram Dinamikus Statikus D s =V*I leak

52 6.2. ábra: Intel processzorok fajlagos disszipációja 6. A disszipációs korlát (2)

53 6. A disszipációs korlát (2b) A disszipáció növekedés problémájának felismerése (ISSCC 2001, Gelsinger P. Intel)

54 6. A disszipációs korlát (2c) A tápfeszűltség skálázása a gyártási technológiával Forrás: Gelsinger P. IDF, June 7 2006

55 6.3. ábra: Intel és AMD processzorok 6. A disszipációs korlát (3)

56 6.4. ábra: Intel P4 processzorcsaládja (Netburst architektúra) 6. A disszipációs korlát (4)

57 6.5. ábra: A fajlagos disszipáció értékének növekedése (általában) Forrás: R Hetherington, „The UltraSPARC T1 Processor” White Paper, Sun Inc., 2005 6. A disszipációs korlát (5)

58 6.1 ábra: A dinamikus és a statikus disszipáció növekedési trendje Forrás: N. S. Kim et al., „Leakage Current: Moore’s Law Meets Static Power”, Computer, Dec. 2003, pp. 68-75. 6. A disszipációs korlát (6)

59 Forrás: http://download.intel.com/pressroom/kits/45nm/Press45nm107_FINAL.pdf 6. A disszipációs korlát (7) Kapcsolási sebesség: 120 % 6.6. ábra: A Penryn processzor tranzisztorainak felépítése (1)

60 6. A disszipációs korlát (7b) 6.7 ábra: A szívárgási áramok csökkenése Forrás: http://download.intel.com/pressroom/kits/45nm/Press45nm107_FINAL.pdf

61 The traditional planar transistor [82] 6. A disszipációs korlát (7c) Forrás: Bohr M., Mistry K.: Intel’s Revolutionary 22 nm transistor technology, May 2011, http://download.intel.com/newsroom/kits/22nm/pdfs/22nm-Details_Presentation.pdf

62 The 22 nm Tri-Gate transistor-1 6. A disszipációs korlát (7d) Forrás: Bohr M., Mistry K.: Intel’s Revolutionary 22 nm transistor technology, May 2011, http://download.intel.com/newsroom/kits/22nm/pdfs/22nm-Details_Presentation.pdf

63 The 22 nm Tri-Gate transistor-2 Forrás: Bohr M., Mistry K.: Intel’s Revolutionary 22 nm transistor technology, May 2011, http://download.intel.com/newsroom/kits/22nm/pdfs/22nm-Details_Presentation.pdf 6. A disszipációs korlát (7e)

64 A processzorok tervezésében a disszipáció csökkentő technikák előtérbe kerülése Az órafrekvencia növelésén alapuló fejlesztési irány háttérbe szorulása A disszipációs korlát konzekvenciái: 6. A disszipációs korlát (8)

65 6.8 ábra: Intel 2006-ban nyilvánosságra hozott utiterve, mely megadta a gyártási technológiák fejlesztési ütemét és a tervezett új processzor architektúrák kibocsátásának idejét [74] 6. A disszipációs korlát (9) Intel processzor tervezési filozófiájának változása Forrás: http://www.xbitlabs.com/news/cpu/display/20060428162855.html

66 http://citris-uc.org/files/koomeyoncomputingtrends-v2.pdf 6. A disszipációs korlát (10) A számítási hatékonyság növekedése

67 http://citris-uc.org/files/koomeyoncomputingtrends-v2.pdf 6. A disszipációs korlát (11) A számítási hatékonyság növekedése (PC-k)

68 Az adatbeolvasás mechanizmusa a buszok vevőoldalán 7. Párhuzamos buszok frekvenciakorlátja (1) A vevő az órajellel vezérelten bekapuzza az adat jelet.. ClockDQ next Rising edge00 11 Non-RisingXQ A bekapuzás D flip flop-ok használatán alapul. D flip-flop

69 Az időbeli feltételeket az órajel felfutó élére vonatkoztatott adat érvényes ablak (Data Valid Window, DVW) írja le, a feszültségszint feltételeket egy minimálisan elvárt H szint (VHmin) és egy maximálisan megengedett L szint (VLmax) definiálja. Forbidden V area t V VLmax VHmin DVW VL Data VH DVW: Min. idő, amig a jelnek érvényesnek kell lennie Óra (adat bekapuzáshoz) 7. Párhuzamos buszok frekvenciakorlátja (1b) Az adat helyes bekapuzásának időbeli és feszültségszint feltételei vannak

70 A DVW két feltételt támaszt, 7.1 Ábra: Az adat érvényes ablak (DVW) értelmezése ideális jel esetén Data CK tStS tHtH Min. DVW 7. Párhuzamos buszok frekvenciakorlátja (2) t s : setup time t H : hold time egyrészt az adat-jelnek már érvényesnek kell lennie legalább t S idővel az órajel jel megérkezése előtt, és másrészt pedig érvényesnek kell maradnia legalább t H ideig az órajelet követően annak érdekében, hogy a vevőáramkör az adat-bitet helyesen kapuzza be. Az adat érvényes ablak (DVW) értelmezése

71 DVW min max 7.2 Ábra: Egy valós adat-jel szem diagramja az elvárt adat érvényes ablak és az elvárt jelszintek (VIHmin, VILmax) megadásával Adatjelek egymásra irásával előállított kép. Az elvárt adat-beolvasási követelmények teljesülésének az ellenőrzésére szolgál. 7. Párhuzamos buszok frekvenciakorlátja (3) A szem diagram (Eye diagram) DVW

72 Elektromos jelenségek, elsődlegesen behatárolják a buszok adatátviteli sebességét. 7. Párhuzamos buszok frekvenciakorlátja (4) Az adatbeolvasás tolerancia sávjait csökkentő (zavaró) elektromos jelenségek a skew jel-visszaverődések (reflections), melyek vonal lezárási illesztettlenségek miatt lépnek fel, és a jitter csökkentik az adat-beolvasás tolerancia sávjait, és ezáltal

73 7.3 Ábra: Egy adott jelvezeték két pontján fellépő futási idő különbség valamely lapkán vagy NYÁK-on A jelek felfutó (vagy lefutó) élei közötti időkülönbség, mely kétféleképpen értelmezhető. a)A skew értelmezése egy adott jel (pl. órajel) vezetékének különböző pontjain egy lapkán vagy egy NYÁK-on. 7. Párhuzamos buszok frekvenciakorlátja (5) Skew (általában)

74 7. Párhuzamos buszok frekvenciakorlátja (5b) E tekintetben különösen fontos pl. egy lapkán lévö áramköri elemek órajelekkel való ellátása 650 mm 2 Példa: IBM Power 8 processzor lapka órajelekkel való ellátása Forrás: http://www.itjungle.com/tfh/tfh090913-story01.html

75 Bináris fa alapú órajel ellátás H-fa alapú órajel ellátás Fa-alapú órajel ellátás Bináris fa H-fa 7. Párhuzamos buszok frekvenciakorlátja (5c) Példa órajel elosztó hálózatokra

76 7.4. ábra: Párhuzamos buszok bit-vezetékein futó jelek élei között megjelenő futási idő különbségek (skew) 7. Párhuzamos buszok frekvenciakorlátja (6) b) A skew értelmezése mint egy párhuzamos busz különböző bit-vezetékein futó jelek élei közőtt megjelenő eltolódás, melyet a futási idők eltérése okoz.

77 A párhuzamos buszok egyes bitvezetékei között megjelenő skew előidéző okai (elsődlegesen) 7. Párhuzamos buszok frekvenciakorlátja (7) a) Párhuzamos buszok egyes bit-vezetékeinek eltérő hosszai NYÁK lapokon. Adott jelterjedési sebesség (time of flight) mellett, melynek értéke kb. 170 ps/inch) [8], ill. kb. 60 ps/cm, a hosszeltérések él-eltolódásokhoz vezetnek. A hossz-különbségeket a tervezők NYÁK lapokon (pl. alaplapokon) bizonyos mértékben kiegyenlítik.

78 7.5. ábra: A futási idő különbségek (skew) kiegyenlítése az MSI 915 G Combo alaplapon 7. Párhuzamos buszok frekvenciakorlátja (8)

79 Ábra: Jelvezetékek kapacitív terhelése miatt fellépő skew [8] CK-1 CK-2 Skew 7. Párhuzamos buszok frekvenciakorlátja (9) b) NYÁK vezetékek eltérő kapacitív terhelése miatt fellépő skew (kb. 50 ps per pF).

80 A GHz tartományban a NYÁK-okon (pl. az alaplapokon) kialakított rézvezetékek tápvezetékként működnek (transmission lines). 7. Párhuzamos buszok frekvenciakorlátja (10) Visszaverődések (reflections) Annak érdekében, hogy a tápvezetékeken ne álljanak elő visszaverődések a tápvezetékeket a hullám impedanciájukkal (characteristic impedance) (Z 0 ) kell lezárni, mely kb. 50-70 Ω alaplapon illetve DIMM kártyán kialakított rézvezetékek esetén. Ha a tápvonalat nem a hullám impedanciájával zárjuk le vagy a tápvonalon inhomogenitások vannak, visszaverődések keletkeznek, melyek csőkkentik az adat-beolvasásnál rendelkezésre álló tolerancia sávokat. Z0Z0

81 7.6 Ábra: Egy szem diagramon látható visszaverődések, melyek a tápvonal lezárás illesztetlensége miatt keletkeztek 7. Párhuzamos buszok frekvenciakorlátja (11) Példa visszaverődésekre

82 Memória vezérlő (MCH) DIMM kártyák Alaplapon kiképzett vezetékek 7.7 Ábra: A memória vezérlőt és a DIMM kártyákon elhelyezett DRAM chipeket összekötő vezetékeken fellépő inhomogenitások ([6] alapján) Az adatút egyes pontjain inhomogenitások jelentkeznek. 7. Párhuzamos buszok frekvenciakorlátja (12) Példa inhomogenitásokra a mem. vezérlőt és a DRAM chipeket összekötő adatút esetén

83 Jelentése: fázisbizonytalanság, mely a jelek felfutó és lefutó éleit elmossa. 7.8 Ábra: Jelek felfutó illetve lefutó élein jelentkező jitter A jitter főbb forrásai Áthallás (crosstalk), melyet a szomszédos vezetékek közötti csatolás okoz a NYÁK-on, ISI (Inter-Symbol Interference): egymást követő eltérő jelszintek (pl. H-L) esetén ha az előző jel még nem kellő mértékben csengett le, a következő jel egy maradvány jelszintről indul. Akkor áll elő, ha busz magasabb frekvencián működik minthogy a jelek le tudnának csengeni, EMI (Electromagnetic Interference) melyet külső vagy belső forrásokból származó elektromágneses sugárzás okoz. 7. Párhuzamos buszok frekvenciakorlátja (13) Jitter (fázis bizonytalanság) A jitter leszűkíti az adatok beolvasásánál rendelkezésre álló tolerancia sávokat mind a DVW, mind a jelszintek tekintetében. A jitter sztohasztikus jellegű.

84 A vevő oldalon csökkentik a jelek beolvasásának tolerancia sávjait. 7. Párhuzamos buszok frekvenciakorlátja (14) A fellépő elektromos zavaró jelenségek (skew, visszaverődések, jitter, stb.) következményei-1 7.2 Ábra: Egy valós adat-jel szem diagramja az elvárt adat érvényes ablak és az elvárt jelszintek (VIHmin, VILmax) megadásával DVW min max DVW Ez bekorlátozza a párhuzamos buszok átviteli sebességét.

85 7. Párhuzamos buszok frekvenciakorlátja (15) A fellépő elektromos zavaró jelenségek (skew, visszaverődések, jitter, stb.) következményei-2 A tárgyalt elektromos zavaró jelenségek egyúttal bekorlátozzák az egy memória csatornára csatlakoztatható DIMM-ek számát is. Pl. hagyományos rendszerarchitektúrákban, melyekben a memória csatornák az MCH-ra (északi híd) csatlakoznak, DDR2 vagy DDR3 memóriák esetén általában csak két DIMM csatlakoztatható, sőt magasabb átviteli ráták esetén (pl. DDR3-1866 vagy -2133 MT/s esetén) akár csak egyetlen egy.

86 Soros buszok használata 7.9. ábra: Jelátvitel soros buszon 7. Párhuzamos buszok frekvenciakorlátja (16) Párhuzamos buszok frekvenciakorlátja által kiváltott trend:

87 Példák “gyors” soros buszokra: PCI-e SATA SAS HT (HyperTransport bus) QPI (Quick Path Interconnect bus) Soros buszok bevezetése lassú periféria buszok esetén is (költségokokból!): USB USB2 7. Párhuzamos buszok frekvenciakorlátja (17)

88 Forrás: Vogt, IDF Spring 2004 7. Párhuzamos buszok frekvenciakorlátja (18) A soros buszok használata nagyban leegyszerűsíti az alaplapok tervezését is 7.10 Ábra: Vezeték összeköttetések alaplapon párhuzamos és soros memória busz esetén

89 Az órafrekvenciák növelésén alapuló fejlődési főirány hatékonysági, disszipációs és skew korlátokba ütközik és tovább már nem követhető A fejlődési korlátok felerősödésének konzekvenciája-1

90 4.3.3. A fejlődési korlátok összefoglalása Párhuzamos buszok frekvenciakorlátja Disszipációs korlát Hatékonysági korlát (5. pont) (6. pont) (7. pont) Órafrekvenciák bekorlátozása Disszipáció csökkentés előtérbe kerülése Soros buszok

91 1 10 1 10 2 10 3 1980199020002010 * * * ~10 2 x/10év 10 4 10 5 P t 1 10 1 10 2 1980199020002010 * * ~10x/10év IPC t 2. gen superscalar The evolution of P, IPC and fc ~10 2 x/10év 1 10 1 10 2 1980199020002010 * * ~10x/10év fcfc t

92 Az órafrekvencia erőteljes növelése EPIC architektúrák kifejlesztése A fejlődés fővonala (4. – 7. pontok) 8. EPIC architektúrák/processzorok (1) (8. pont)

93 Szuperskalár feldolgozás elve FEFE FEFE FEFE dinamikus függőség kezelés Processzor függő utasítások utasítások VLIW feldolgozás elve FEFE FEFE FEFE VLIW: Very Large Instruction Word független utasítások (statikus függőség kezelés) Processzor 8.1. ábra: VLIW processzorok működési elve 8. EPIC architektúrák/processzorok (2)

94 VLIWEPIC EPIC: Explicitly Parallel Instruction Computer Továbbfejlesztett VLIW elágazásbecslés explicit cache utasítások 8. EPIC architektúrák/processzorok (3) (fejlett szuperskalár vonások integrálása)

95 Forrás: http://www.realworldtech.com/countdown-to-ia64/ 8. EPIC architektúrák/processzorok (4) 8.2 ábra: Az Intel processzorok fejlesztésének kezdete 5/2001 EPIC

96 MP Platforms MP Cores Itanium 2 Itanium 9100Itanium 2 10/2007 11/2004 6/2003 7/2002 (McKinley) SC(Madison 6M) SC(Madison 9M) SC(Montvale) DC Itanium 2 (McKinley/Madison) (Montecito/Montvale) 130 nm/410 mtrs 1.5 GHz 256 kB L2 6/4/3 MB L3 128 bit FSB 533/400 MT/s PAC611 FSB-based Vastly enhanced microarchitecture FSB-based Dual-threaded Enh. cache arch. Cache safe techn. 180 nm/220 mtrs 900/1000 MHz 256 kB L2 3/1.5 MB L3 128 bit FSB 400 MT/s PAC611 130 nm/592 mtrs 1.6 GHz 256 kB L2 9 MB L3 128 bit FSB 533 MT/s PAC611 90 nm/1720 mtrs 1.66/1.6 GHz 1 MB L2I/256 kB L2D 2 x 12 MB L3 128bit 667/533 MT/s PPGA611 Itanium 9000 (Montecito) DC 90 nm/1720 mtrs 1.6 GHz 1MB L2I/256 kB L2D 2*12 MB L3 128-bit FSB 533 MT/s PPGA611 1 : Special memory cards are used SNC: Scalable Node Controller 7/2006 Itanium 5/2001 180 nm/25 mtrs 733/800 MHz 96 KB L2 2/4 MB dir. L3 64-bit FSB 266 MT/s PAC418 FSB-based (Merced SC) Itanium (Merced) 8. EPIC architektúrák/processzorok (5) 8.3 ábra: Az Intel Itanium család (1)

97 8.4. ábra: Itanium processzorok hatékonysága 8. EPIC architektúrák/processzorok (6)

98 8.5. ábra: Az IA-64 architektúra elterjedésével kapcsolatos várakozások Forrás: L. Gwennap: Intel’s Itanium and IA-64: Technology and Market Forecast, MDR, 2000 8. EPIC architektúrák/processzorok (7)

99 8.7. ábra: Az Itanium processzorok értékesítési elvárásainak módosulása 8. EPIC architektúrák/processzorok (8)

100 MP Platforms MP Cores Itanium 9500Itanium xxItanium 9300 2014 or 2015 11/2012 2/2010 (Tukwila) 4C(Poulson) 8C(Kittson) na Boxboro-MC 32 nm/3100 mtrs 2.53-1.73 GHz 512 kB L2I/256 kB L2D 32 MB shared L3 2 x MC x 2 SMI x 2 x DDR3-1066 4 full/2 half QPI 6.4/4.8 GT/s LGA1248 New instructions New microarchitecture Integrated MC Serial SMI links Ring bus interconnect Turbo Boost QPI-based SMM Directory cache Vastly enh. RAS 65 nm/2050 mtrs 1.73-1.33 GHz 512 kB L2I/256 kB L2D 6 MB L3/core 2 x MC x 2 SMI x 2 x DDR3-800 4 full/2 half QPI 4.8 GT/s LGA1248 32 nm/na mtrs na na. LGA1248 MC: Memory Controller SMI: Scalable Memory Interface Integrated MC Serial SMI links Crossbar interconnect Turbo Boost QPI-based SMM Directory cache Vastly enh. RAS 8. EPIC architektúrák/processzorok (9) 8.8 ábra: Az Intel Itanium család (2)

101 az EPIC architektúrák/processzorok kiszorulása 8. EPIC architektúrák/processzorok (10) Microsoft 2010 áprilisában bejelentette, hogy a továbbiakban nem támogatja az Itanium architektúrát. Windows Server 2008 R2/SQL Server 2008 R2 és Visual Studio 2010 lesz az utolsó szerver szoftver környezet, mely támogatja az Itanium-ot. 2011 márciusában Oracle is bejelentette, hogy a jövőben beszünteti szoftver fejlesztéseit az Itanium architektúrára.

102 Általános célú alkalmazásokban a 2. generációs szuperskalárok megjelenésével a processzorok hatékonysága stagnálni kezdett, ez két fejlesztési főirányt váltott ki, de mindkét megközelítés korlátokba ütközött Egymagos szuperskalárok alkonya 9. Paradigmaváltás (1)