Az integrált áramkörök (IC-k) tervezése

Integrált áramkörök létrehozása Az elektronikai ipar felosztása: Chip gyártók, Chip felhasználók A chip gyártók két csoportja: IC gyártók, feladatuk: IC gyártás: a mélységi szerkezet kialakítása IC tervezők, feladatuk: IC tervezés: a felületi szerkezet kialakítása Teljesen elválik a gyártástól, térben és időben is Az óriási adattömeg kezelésére: számítógéppel segített tervezési (Computer-Aided Design, CAD) módszerek Az IC gyártás és az IC tervezés közötti kapcsolat: Tervezési szabályok (design rules) Ezeket technológia fájlok alakjában adják meg az IC gyártók

Integrált áramkörök tervezése Felülről lefelé (top-down) módon történik általában A rendszer szintű leírást bontjuk egyre finomabb elemekre Alulról-felfelé (bottom-up): kivételes esetekben a részletek összerakásával állítunk elő valami újat

Az IC megoldás kiválasztásának módja Hogy milyen módszert választunk azt gyakran az anyagi források döntik el. Kis példányszám: olcsóbb megoldáshoz kell folyamodni, pl FPGA megoldás További szempontok Analóg-digitális Hw/sw aránya Műszaki paraméterek Gazdaságosság megbízhatóság átfutási idő élettartam továbbfejleszthetőség ...

A felülről-lefelé történő tervezés A rendszer-szintű leírásból kiindulva a logikai terven ill. áramkör listán keresztül jutunk el a layout megtervezésével a szükséges maszk minták kialakításához.

A digitális rendszer modellezése különböző elvonatkoztatási szinteken Viselkedési leírás a rendszer viselkedésének leírása valamilyen hardver leíró nyelven. Ebből az ún. logikai szintézis programok határozzák meg a megfelelő építményt, a szükséges logikai elemeket és azok összeköttetéseit netlist Az áramköri (tranzisztor) szintű leírás a hálózati lista (netlist) Egy tranzisztor szinten leírt áramkör feladatköre áramkör analízissel állapítható meg, ill. a megtervezett áramkör működése azzal ellenőrizhető Ebből a layout szintézis segítségével (place and route) készül el a szükséges maszkok mintázata valamilyen geometria leíró nyelven Mindezek a lépések nagyban függenek a választott technológiától és tervezési módtól.

Hardver leíró nyelvek Korábban számtalan in-house HDL egységesíteni kellett szabványok VHDL (Very high speed IC Hardware Description Language): az USA hadügyminisztériuma (DoD) által meghatározott nyelv, ez lett az IEEE szabvány. Mindenfajta rendszer minden típusú leírására alkalmas A leírás elvonatkoztatási szintjei: Viselkedési (Behavioral): az algoritmus leírására Regiszter Átviteli Szint (Register Transfer Level, RTL): adatáramlás (data flow) leírására Szerkezeti (Structural) : kapuszintű leírás

A legfontosabb hardver leíró nyelv: VHDL Technológia független leírás Általánosan használható (generic), szerkezeti szinten környezettől, eszköz karakterisztikáktól független Jól olvasható Egy digitális rendszer VHDL modellje (leírása) az Egyed bejelentési és az Építmény részből áll Egyed bejelentés: a név, a ki- és bemeneti kapuk, paraméterek megadása Építmény: A feladatkör és a fizikai paraméterek megadása benne a begin és end közötti utasításokat egyszerre (hardver!) kell végrehajtani, nem egymás után

Példák VHDL RTL szintű leírásokra AND-OR kapu leírása OR kapu leírása entity AndOr is port (A,B,C: in bit; Z: out bit); end AndOr; architecture Rtl of AndOr is begin Z <= (A and B) or C; end Rtl; entity Or3 is port (a,b,c: in bit; d: out bit); end Or3; architecture Rtl of Or3 is begin d <= a or b or c; end Rtl; A több lehetséges megoldás közül a szintézis program egy optimálist, pl. a leggyorsabbat fogja választani

Teljes összeadó különböző szintű VHDL leírásai

Integrált áramkörök tesztelése Az áramkör gyártás fontos része, az egyik legköltségesebb művelet A tesztelés költsége mintegy 10–szeresére növekszik a chip – tokozott IC – berendezés – beépített berendezés folyamat egyes lépcsőin felfelé Ezért az esetleges hibát mielőbb fel kell tárni, és lehetőség szerint javítani VLSI áramkörök esetén minden állapot ellenőrzése évszázadokba telne Pl. 32bites szorzó: 264 állapot, 1GHz-es órajelet feltételezve kb. 585év Ezért külön tudományág a tesztelhetőre való tervezés (design for testability) Hibamodelleket kell alkotni és olyan bemeneti kombinációkat, amikkel a hiba nagy valószínűséggel kimutatható A tesztelés ma már része a szintézis programoknak, bár messze van a tökéletes megoldás