Technische und Wirtschaftswissenschaftliche Universität Budapest Lehrstuhl für Elektronische Bauelemente MIKROELEKTRONIK, VIEEAB00 MOS Inverter

Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, PG. BME-EET Untersuchte Abstraktionsebene SYSTEM BLOCK (MODULE) + GATTER (GATE) SCHALTKREIS (CIRCUIT) n+ SD G BAUSTEIN (DEVICE) V out V in

Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, PG. BME-EET Arbeitsweise der MOSFETs ► Das einfachste (logische) Modell der Funktion:  Nicht leitet (off) / leitet (on) Gate Source (of carriers) Drain (of carriers) | V GS | | V GS | < | V T | | V GS | > | V T | Open (off) (Gate = ‘0’) Closed (on) (Gate = ‘1’) R on offen leitet Anreicherungstyp

Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, PG. BME-EET Ein Inverter wird gebaut – das ist der Start ► Ein Resistor, an V DD angeschlossen ► Die andere Klemme wird durch einen Schalter an die Masse (GND) angeschlossen ► Der Schalter wird mit Logiksignal angesteuert:  1 (V DD ) – leitet  0 (GND ) – unterbrochen ► Das Ausgangssignal wird von der gemeinsamer Klemme des Widerstands und des Schalters genommen V DD GND EIN AUS load (Last- widerstand)

Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, PG. BME-EET Prinzipielle Inverterschaltungen V DD GND EIN AUS Schalter = n-Kanal MOS Transistor: normally OFF device V DD GND EIN AUS Widerstand: ein anderer Transistor, z.B. in Triodenbereich V DD GND EIN AUS V GG zusätzliche Versorgung – not OK load drive

Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, PG. BME-EET nMOS-Technik – sehr einfach ► Einfache Technologie, aber überholt, mit Nachteilen, z.B.  statischer Verbrauch bei AUS=0  der logische 0 liegt nicht am sauberen GND-Niveau  asymmetrischer Transfer- Charakteristik EIN ► In beiden Fällen wurde an Stelle des Widerstands load ein MOS Transistor verwendet, aber ohne aktive Steuerung.  Das ist ein Inverter mit passivem load. Verarmungstyp: durch Implantation verschobene V T V DD GND AUS I d ~ W/L

Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, PG. BME-EET Die CMOS-Technik ► Der Name: Complementary MOS ► Die Idee: auch der load soll aktiv gesteuert werden  wenn der nMOS driver (Schalter) Transistor leitet (on), soll der load Transistor gesperrt (off) sein  wenn der nMOS driver (Schalter) Transistor gesperrt (off) ist, soll der load Transistor leiten (on) ► Dazu wird ein normally OFF device gebraucht, das gegenüber dem nMOS Transistor eine umgekehrte Steuerfunktion aufweist.  Dafür ist ein Anreicherungs-pMOS Transistor geeignet.

Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, PG. BME-EET Der CMOS Inverter V DD GND AUS EIN n p V DD GND AUS=0 EIN=1 V DD GND AUS=1 EIN=0 Im stationären Zustand wird immer nur der eine von beiden Transistoren leiten, der andere ist gesperrt.

Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, PG. BME-EET Versionen, abhängig von der Versorgungsspannung und von der Schwellspannung der Transistoren 1. Niedrige V DD : V DD < V Tn + |V Tp | Nur einer der Transistoren leitet 2. höhere V DD : V DD > V Tn + |V Tp | Beim Umschalten leiten beide Transistoren gleichzeitig U EIN V Tn V Tp V DD Obere Transistor leitet 0 Untere Transistor leitet Obere U EIN V Tn V DD 0 Transistor V Tp leitet Untere Transistor leitet Die Charakteristik des CMOS Inverters EIN AUS

Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, PG. BME-EET Die Charakteristik des CMOS Inverters ► 1. Niedrige Versorgungsspannung: V DD < V Tn + |V Tp | U EIN V Tn V DD unbestimmt Der mittlere Teil der transfer Charakteristik ist unbestimmt (logisch HZ) weil dort kein Transistor leitet. V DD -V Tp die Charakteristik: = AUS V DD U U EIN > V Tn wenn wennunbestimmt, U EIN < V DD - V TP wenn U AUS V DD - V TP < U EIN < V Tn

Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, PG. BME-EET Die Charakteristik des CMOS Inverters ► 2. Hohe Versorgungsspannung: V DD > V Tn + |V Tp | Beim Umschalten ? - “Kurzschluss-Strom" ► Konstruktion der Charakteristik Kanal EIN AUS

Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, PG. BME-EET Bedingungen für symmetrischen Betrieb: Wenn U EIN =U K (Umschaltschwelle), sind die Ströme der beiden Tran- sistoren gleich: U GSp =V DD -U K U GSn =U K Der CMOS Inverter Die Umschaltschwelle U K hängt von dem Verhältnis der Stromkonstanten der Transistoren ab. Wenn V Tn =|V Tp |, und U K =V DD /2 wird gesucht, dann soll K n =K p gewählt werden. weil die Beweglichkeit der Löcher ca x kleiner ist (siehe: Koll.Heft Elektronik) Die Umschaltschwelle kann mit den Verhältnissen W/L eingestellt werden

Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, PG. BME-EET Grundlagen vom Inverter ► Transfer Charakteristik:  Ausgangsspannung in Abhängigkeit von der Eingangsspannung Das Ausgangssignal ist das (logische) invertierte des Eingangssignals Transfer Charakteristik des idealen und realen Inverters Der mittlere Teil der transfer Charakteristik ist sehr steil, das ist ein typischer Vorteil des CMOS Inverters.

Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, PG. BME-EET Grundlagen vom Inverter ► Störsicherheit:  Ein stabiler U out Wert gehört zu einem breiten U in Bereich  Die Charakteristik besteht aus 3 Teilen.  Die beiden Randbereiche sind flach, d.h. die Änderun- gen der Eingangsspannung bringen nur eine sehr kleine Änderung am Ausgang Transfer Charakteristik des idealen und realen Inverters L und H Bereiche L H

Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, PG. BME-EET Grundlagen vom Inverter ► Signalregenerierungsfähigkeit  sie hängt von der Steilheit des mittleren Teils ab. U 1 ist ein “falsches" logisches 0. U 2 am Ausgang des ersten Gatters liegt schon näher dem Pegel eines akzeptablen logischen 1. U3 am Ausgang des zweiten Gatters ist schon ein “gutes" logisches U 1 U 2 U 3 U in U out “1” “0” U1U1 U2U2 U 2 U3 U3 Transfer Charakteristik des idealen und realen Inverters

Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, PG. BME-EET Grundlagen vom Inverter ► Signalregenerierungsfähigkeit U3U3 U2U2 U1U1 0.0n10.0n20.0n30.0n40.0n time [sec] U [V] Eindeutig: sowohl der Pegel, als auch das Signalform von U 3 ist regeneriert worden! U L =0V, U H =5V (SPICE Simulation) 1 1 U 1 U 2 U 3

Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, PG. BME-EET Grundlagen vom Inverter ► Schaltschwelle Die Grenze für Signalregenerie- rung in Richtung 0 oder 1 bei einer Inverterkette. Schnittpunkt der Gerade U in =U out und der Charakteristik U in U out V dd UkUk U in = U out

Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, PG. BME-EET Grundlagen vom Inverter ► Logische Pegelbereiche Jene Spannungsbereiche für logisch 0 und 1, innerhalb derer die Schaltung bei gegebenen Störsignalpegel störfrei funktioniert. Kritische Spannungen: U LM, das Maximum der logischen 0 U Hm, das Minimum der logischen 1 U in U out V dd UkUk U Hm UZUZ U LM BEISPIEL: 74HC00, V dd =3V, U LM =0.9V U Hm =2.1V

Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, PG. BME-EET Grundlagen vom Inverter ► Laufzeit (propagation delay) t pd ist nicht einfach zu definieren, zumal können die Werte für die steigenden und fallenden Flanken unterschiedlich sein. (z.B. nMOS Inverter)

Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, PG. BME-EET Grundlagen vom Inverter ► Paarlaufzeit Angenommen, das Signal läuft entlang einer langen Inverterkette aus identischen Elementen. Nach genügend vielen Elementen wird die Signalform nur noch von den internen Eigenschaften der Inverter bestimmt. Die Signalform ist nach zwei Invertern identisch, und die Laufzeit ist t pdp t pdp t UUnUn U n nn+2 prop.-delay-paar

Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, PG. BME-EET Grundlagen vom Inverter ► Die Bestimmung der Paarlaufzeit Der RINGOSZILLATOR Eine ungerade Anzahl von Invertern in einer Kette, hat keinen stabilen Zustand, oszilliert T = n  t pdp

Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, PG. BME-EET Der CMOS Inverter – dynamische Char. ► Berechnung der Schaltzeiten  Vovon hängen sie ab? von der Stromtreibungsfähigkeit des Ausgangs von der kapazitiven Last am Ausgang ► Wenn die Transistoren genau komplementäre Charakteristiken aufweisen, sind dann auch die Schaltzeiten (Anstieg und Fall) gleich (K n =K p und V Tn =|V Tp |) AUS U AUS

Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, PG. BME-EET Kapazitäten: ► Die internen Kapazitäten der Treiberstufen ► Eingangskapazitäten der Transistoren der Folgestufen ► Kapazitäten der Verbindungsleitungen V out1 V in M2M2 M1M1 M4M4 M3M3 V out2 C DB2 C DB1 C GD12 intrinsic MOS transistor capacitances C G4 C G3 extrinsic MOS transistor (fanout) capacitances CwCw wiring (interconnect) capacitance

Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, PG. BME-EET Kapazitäten: ► Die internen Kapazitäten wurden schon betrachtet:  S-G G-D Überlappungskapazitäten  die Kapazität des Kanals  die Kapazitäten der pn Übergänge ► Die Leitungskapazitäten  hängen von der Geometrie der Leitungen ab (Länge, Weite)  ihre Bedeutung wächst als sich die Technologie entwickelt Siehe später!

Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, PG. BME-EET Der CMOS Inverter – dynamische Char. ► Berechnung der Schaltzeiten  gleiche Schaltzeiten, Integration für die extremen Spannungswerte der Kapazität: V LM – minimale Spannung an C L  Wenn dann t l kann durch Erhöhung der Versorgungsspannung oder W/L reduziert werden.

Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, PG. BME-EET ► Kein statischer Verbrauch, weil kein statischer Strom ► Der dynamische Verbrauch beim Umschalten besteht aus zwei Teilen:  Kurzschluss-Strom: Während eines Teils der Umschaltflanke leiten beide Transistoren, wenn V Tn < U EIN < V DD - V Tp  Ladung-Pumpen: Beim Umschalten zu 1 lädt der p-Transistor die Last C L bis V DD auf, und beim Umschalten zu 0 entlädt der n-Transistor sie bis Null. Ladung wird gepumpt von der Versorgung zum Grund. Leistungsverbrauch des CMOS Inverters

Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, PG. BME-EET Leistungsverbrauch des CMOS Inverters ► Kurzschluss-Strom: Während eines Teils der Umschaltflanke leiten beide Transistoren, wenn V Tn < U EIN < V DD - V Tp die Ladung ist:, wo t UD die Dauer des Stromimpul- ses, und b eine Formkonstante des Umschaltsignals ist. b  P ~ f V DD 3

Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, PG. BME-EET Leistungsverbrauch des CMOS Inverters ► Ladung-Pumpen: Beim Umschalten zu 1 lädt der p-Transistor die Last C L bis V DD auf, und beim Umschalten zu 0 entlädt der n-Transistor sie bis Null. P cp =f C L V DD 2 Der Leistungsbedarf des Ladung-Pumpens ist proportional der Frequenz und dem Quadrat der Versorgungsspannung. ► Der Totalverbrauch ist die Summe von beiden (wenn Kurzschlussstrom auch auftritt), er ist proportional der Frequenz und der zweiten, bzw. dritten Potenz der Versorgungsspannung.

Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, PG. BME-EET Komponenten des Leistungsverbrauchs der CMOS Schaltkreise ► Dynamische Komponenten – bei jeder Umschaltung  Kurzschlussstrom, Ladung-Pumpen  proportional der Ereignishäufigkeit Taktfrequenz Aktivität des Schaltkreises ► Weitere Komponenten wegen parasitärer Effekte:  Unterschwellströme  Leckströme von pn Übergängen – leakage: heute schon erheblich  Leckage durch das Dielektrikum des Gates

Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, PG. BME-EET Grundlagen vom Inverter ► Power-delay-Produkt – Produkt von Gatterlaufzeit und Verlustleistung (P  )  Beide Werte deuten auf bessere Qualität, so das Produkt wird als Qualitätsmerkmal des Schaltkreistyps betrachtet.  Anschaulich: die minimale Energie, benötigt für einen Bearbeitungsschritt von 1 Bit Information.