Technische und Wirtschaftswissenschaftliche Universität Budapest Lehrstuhl für Elektronische Bauelemente MIKROELEKTRONIK, VIEEAB00.

Az előadások a következő témára: "Technische und Wirtschaftswissenschaftliche Universität Budapest Lehrstuhl für Elektronische Bauelemente MIKROELEKTRONIK, VIEEAB00."— Előadás másolata:

1 http://www.eet.bme.hu Technische und Wirtschaftswissenschaftliche Universität Budapest Lehrstuhl für Elektronische Bauelemente MIKROELEKTRONIK, VIEEAB00 MOS Inverter http://www.eet.bme.hu/~poppe/miel/hu/13-MOSFET2.ppt

2 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2011-11-08 A MOS inverterek © Poppe András & Székely Vladimír, BME-EET 2008-2011 2 Untersuchte Abstraktionsebene SYSTEM BLOCK (MODULE) + GATTER (GATE) SCHALTKREIS (CIRCUIT) n+ SD G BAUSTEIN (DEVICE) V out V in

3 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2011-11-08 A MOS inverterek © Poppe András & Székely Vladimír, BME-EET 2008-2011 3 Überschau der MOSFET-Typen

4 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2011-11-08 A MOS inverterek © Poppe András & Székely Vladimír, BME-EET 2008-2011 4 Charakteristik des Anreicherungstransistors Das haben wir schon berechnet! Inversionsschicht Trioden bereich Sättigungs- bereich

5 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2011-11-08 A MOS inverterek © Poppe András & Székely Vladimír, BME-EET 2008-2011 5 Arbeitsweise der MOSFETs ► Das einfachste (logische) Modell der Funktion:  Nicht leitet (off) / leitet (on) Gate Source (of carriers) Drain (of carriers) | V GS | | V GS | < | V T | | V GS | > | V T | Open (off) (Gate = ‘0’) Closed (on) (Gate = ‘1’) R on offen leitet Anreicherungstyp

6 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2011-11-08 A MOS inverterek © Poppe András & Székely Vladimír, BME-EET 2008-2011 6 Ein Inverter wird gebaut – das ist der Grund ► Ein Resistor, an V DD angeschlossen ► Die andere Klemme wird durch einen Schalter an die Masse (GND) angeschlossen ► Der Schalter wird mit Logiksignal angesteuert:  1 (V DD ) – leitet  0 (GND ) – unterbrochen ► Das Ausgangssignal wird von der gemeinsamer Klemme des Widerstands und des Schalters genommen V DD GND EIN AUS load (Last- widerstand)

7 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2011-11-08 A MOS inverterek © Poppe András & Székely Vladimír, BME-EET 2008-2011 7 V DD GND EIN AUS ► EIN = 0  Der Schalter leitet nicht  Am Ausgang erscheint V DD  AUS = 1 0 1 Ein Inverter wird gebaut ► EIN = 1  Der Schalter leitet  Der Ausgang ist an GND angeschlossen  AUS = 0 V DD GND EIN AUS 1 0

8 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2011-11-08 A MOS inverterek © Poppe András & Székely Vladimír, BME-EET 2008-2011 8 2 serielle Schalter: NAND Gatter V DD GND AUS A B ► Wenn A=1 und B=1, dann AUS=0 ► Das ist die Verknüpfung NOT (A AND B), das heisst NAND Der Strom fliesst SERIELL Mit PARALLELEN Strompfaden kann die NOR Verknüpfung realisiert werden Praktisch max 3..4 Eingänge.

9 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2011-11-08 A MOS inverterek © Poppe András & Székely Vladimír, BME-EET 2008-2011 9 Die Schema des NOR Gatters: V DD GND AUS A B PARALLELER Strompfad GND ► Wenn A=1 oder B=1, dann AUS=0 ► Das ist die Verknüpfung NOT (A OR B), das heisst NOR Gestaltung komplexer Strompfade == Möglichkeit für komplexe Logikverknüpfungen

10 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2011-11-08 A MOS inverterek © Poppe András & Székely Vladimír, BME-EET 2008-2011 10 Komplex Gatter ► Serielle Strompfade parallel geschaltet V DD GND KI AB C DEF Es gibt 4 Strompfade

11 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2011-11-08 A MOS inverterek © Poppe András & Székely Vladimír, BME-EET 2008-2011 11 Prinzipielle Inverterschaltungen V DD GND EIN AUS Schalter = n-Kanal MOS Transistor: normally OFF device V DD GND EIN AUS Widerstand: ein anderer Transistor, z.B. in Triodenbereich V DD GND EIN AUS V GG zusätzliche Versorgung – not OK load drive

12 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2011-11-08 A MOS inverterek © Poppe András & Székely Vladimír, BME-EET 2008-2011 12 nMOS-Technik – sehr einfach ► Einfache Technologie, aber überholt, mit Nachteilen, z.B.  statischer Verbrauch bei AUS=0  der logische 0 liegt nicht am sauberen GND-Niveau  asymmetrischer Transfer- Charakteristik (siehe später) EIN ► In beiden Fällen wurde an Stelle des Widerstands load ein MOS Transistor verwendet, aber ohne aktive Steuerung.  Das ist ein Inverter mit passivem load. Verarmungstyp: durch Implantation verschobene V T V DD GND AUS I d ~ W/L

13 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2011-11-08 A MOS inverterek © Poppe András & Székely Vladimír, BME-EET 2008-2011 13 Komplex Gatter (nMOS Ausführung) ► Serielle Strompfade parallel geschaltet Es gibt 4 Strompfade FEDCABAUS)( 

14 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2011-11-08 A MOS inverterek © Poppe András & Székely Vladimír, BME-EET 2008-2011 14 Die CMOS-Technik ► Der Name: Complementary MOS ► Die Idee: auch der load soll aktiv gesteuert werden  wenn der nMOS driver (Schalter) Transistor leitet (on), soll der load Transistor gesperrt (off) sein  wenn der nMOS driver (Schalter) Transistor gesperrt (off) ist, soll der load Transistor leiten (on) ► Dazu wird ein normally OFF device gebraucht, das gegenüber dem nMOS Transistor eine umgekehrte Steuerfunktion aufweist.  Dafür ist ein Anreicherungs-pMOS Transistor geeignet.

15 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2011-11-08 A MOS inverterek © Poppe András & Székely Vladimír, BME-EET 2008-2011 15 Der CMOS Inverter V DD GND AUS EIN nMOS pMOS ► Er besteht aus einem n- und einem p-Typ Anreicherungstransistor ► Die Arbeitsweise ist aktiv-load: beide Transistoren werden gemeinsam gesteuert Im stationären Zustand wird immer nur der eine von beiden Transisto- ren leiten, der andere ist gesperrt.

16 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2011-11-08 A MOS inverterek © Poppe András & Székely Vladimír, BME-EET 2008-2011 16 Grundlagen vom Inverter ► Transfer Charakteristik:  Ausgangsspannung in Abhängigkeit von der Eingangsspannung Das Ausgangssignal ist das (logische) invertierte des Eingangssignals Transfer Charakteristik des idealen und realen Inverters

17 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2011-11-08 A MOS inverterek © Poppe András & Székely Vladimír, BME-EET 2008-2011 17 Die Charakteristik des CMOS Inverters V DD GND AUS EIN nMOS pMOS U EIN =U GSn U AUS =U DSn Kanal

18 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2011-11-08 A MOS inverterek © Poppe András & Székely Vladimír, BME-EET 2008-2011 18 Grundlagen vom Inverter ► Störsicherheit:  Ein stabiler U out Wert gehört zu einem breiten U in Bereich  Die Charakteristik besteht aus 3 Teilen.  Die beiden Randbereiche sind flach, d.h. die Änderun- gen der Eingangsspannung bringen nur eine sehr kleine Änderung am Ausgang Transfer Charakteristik des idealen und realen Inverters L und H Bereiche L H

19 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2011-11-08 A MOS inverterek © Poppe András & Székely Vladimír, BME-EET 2008-2011 19 Grundlagen vom Inverter ► Signalregenerierungsfähigkeit  sie hängt von der Steilheit des mittleren Teils ab. ideális és valós inverter transzfer karakterisztikája U 1 ist ein “falsches" logisches 0. U 2 am Ausgang des ersten Gatters liegt schon näher dem Pegel eines akzeptablen logischen 1. U3 am Ausgang des zweiten Gatters ist schon ein “gutes" logisches 0. 1 1 U 1 U 2 U 3 U in U out "1" "0" U 2 U 1 U 2 U 3

20 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2011-11-08 A MOS inverterek © Poppe András & Székely Vladimír, BME-EET 2008-2011 20 Grundlagen vom Inverter ► Signalregenerierungsfähigkeit U3U3 U2U2 U1U1 0.0n10.0n20.0n30.0n40.0n time [sec] -0.0 1.0 2.0 3.0 4.0 5.0 6.0 U [V] Eindeutig: sowohl der Pegel, als auch das Signalform von U 3 ist regeneriert worden! U L =0V, U H =5V (SPICE Simulation) 1 1 U 1 U 2 U 3

21 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2011-11-08 A MOS inverterek © Poppe András & Székely Vladimír, BME-EET 2008-2011 21 Grundlagen vom Inverter ► Schaltschwelle Die Grenze für Signalregenerierung in Richtung 0 oder 1 bei einer Inverterkette. Schnittpunkt der Gerade U in =U out und der Charakteristik U in U out V dd UkUk

22 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2011-11-08 A MOS inverterek © Poppe András & Székely Vladimír, BME-EET 2008-2011 22 Grundlagen vom Inverter ► Logische Pegelbereiche Jene Spannungsbereiche für logisch 0 und 1, innerhalb derer die Schaltung bei gegebenen Störsignalpegel störfrei funktioniert. Kritische Spannungen: U LM, das Maximum der logischen 0 U Hm, das Minimum der logischen 1 U in U out V dd UkUk U Hm UZUZ U LM BEISPIEL: 74HC00, V dd =3V, U LM =0.9V U Hm =2.1V

23 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2011-11-08 A MOS inverterek © Poppe András & Székely Vladimír, BME-EET 2008-2011 23 Grundlagen vom Inverter ► Laufzeit (propagation delay) t pd ist nicht einfach zu definieren, zumal können die Werte für die steigenden und fallenden Flanken unterschiedlich sein. (z.B. nMOS Inverter)

24 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2011-11-08 A MOS inverterek © Poppe András & Székely Vladimír, BME-EET 2008-2011 24 Grundlagen vom Inverter ► Paarlaufzeit Angenommen, das Signal läuft entlang einer langen Inverterkette aus identischen Elementen. Nach genügend vielen Elementen wird die Signalform nur noch von den internen Eigenschaften der Inverter bestimmt. Die Signalform ist nach zwei Invertern identisch, und die Laufzeit ist t pdp t pdp t UUnUn U n+2 111 nn+2

25 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2011-11-08 A MOS inverterek © Poppe András & Székely Vladimír, BME-EET 2008-2011 25 Grundlagen vom Inverter ► Die Bestimmung der Paarlaufzeit Der RINGOSZILLATOR Eine ungerade Anzahl von Invertern in einer Kette, hat keinen stabilen Zustand, oszilliert. 11111 T=n  t pdp

26 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2011-11-08 A MOS inverterek © Poppe András & Székely Vladimír, BME-EET 2008-2011 26 Grundlagen vom Inverter ► Power-delay-Produkt – Produkt von Gatterlaufzeit und Verlustleistung (P  )  Beide Werte deuten auf bessere Qualität, so das Produkt wird als Qualitätsmerkmal des Schaltkreistyps betrachtet.  Anschaulich: die minimale Energie, benötigt für einen Bearbeitungsschritt von 1 Bit Information.