Az előadás letöltése folymat van. Kérjük, várjon

Az előadás letöltése folymat van. Kérjük, várjon

Logikai alapkapcsolások BME Villamosmérnöki és Informatikai Kar Elektronikus Eszközök Tanszéke Mizsei János, Székely Vladimír 2004 április BME Villamosmérnöki.

Hasonló előadás


Az előadások a következő témára: "Logikai alapkapcsolások BME Villamosmérnöki és Informatikai Kar Elektronikus Eszközök Tanszéke Mizsei János, Székely Vladimír 2004 április BME Villamosmérnöki."— Előadás másolata:

1 Logikai alapkapcsolások BME Villamosmérnöki és Informatikai Kar Elektronikus Eszközök Tanszéke Mizsei János, Székely Vladimír 2004 április BME Villamosmérnöki és Informatikai Kar Elektronikus Eszközök Tanszéke Mizsei János, Székely Vladimír 2004 április Segédanyag a Villamosmérnöki Szak Elektronika I. tárgyához Belső használatra! Segédanyag a Villamosmérnöki Szak Elektronika I. tárgyához Belső használatra!

2 Digitális alapáramkörök Főleg MOS megoldások Alapelem az inverter A legalapvetőbb logikai elem (fázisfordító erősítő, lényegében a tápfeszültségig kivezérelve). Alap kapuáramkörök Komplex kapuk valamennyi az inverterből származtatható (örökli az inverter alaptulajdonságait: logikai szintek, kapcsolási idők).

3 Bevezetés: mit kell “tudnia” egy kapuáramkörnek? U BE2 U BE1 U BE3 U KI =f(U BE1,U BE2,U BE3 ) U BE2 U BE1 U BE3 U KI =U BE1 +U BE2 +U BE3 U BE U KI =U BE Huzalozott “OR” kapu !

4 Többszintű kapcsolás: kimenet- bemenet szétválasztása U KI =U BE1 U BE2 “AND” kapu U BE2 U BE1 Az elválasztás túl jól sikerült: nem tudja fogadni a következő fokozat áramát ! A megoldás: + egy erősítő (inverter) =DTL (Diode-Transistor- Logic) “NAND” kapu U KI =U BE1 U BE2 U BE2 U BE1 A B Y=AB

5 A bipoláris TTL NAND kapu Y=AB A B U CC = 5 V +fázishasító, totem-pole kimenettel 5 U BE U KI multiemitteres tranzisztor 0.7 V

6 A bipoláris TTL NAND kapu Y=AB A B U CC = 5 V 0.7 V

7 A bipoláris TTL NAND kapu Y=AB A B U CC = 5 V U BE =U CES0 ~0 U BE ~0

8 Schottky TTL STTL Schottky TTL LSTTL Low power Schottky TTL FTTL Fast Schottky (oxid szigetelés) HCTTL a megszokott TTL típusszámok, de belül MOS áramkörökkel

9 Az inverter, alapfogalmak Transzfer karakterisztika: ideális és valós A kimeneti jel logikailag a bemeneti jel invertáltja

10 Az inverter, alapfogalmak Zavarvédettség A karakterisztika 3 szakaszból áll. A két szélső szakasz laposan fut, azaz a bemeneten lévő feszültségváltozások csak nagyon kis változást okoznak a kimeneten: erős nemlinearitás ! PÉLDA: 74HC00, V dd =3V, U LM =0.9 U Hm =2.1V

11 Az inverter, alapfogalmak Jel-regeneráló képesség: a középső szakasz meredekségétől (feszültségerősítés) függ U be1 U be2 U be3 U ki U be1 U be2 U be3 U ki3  derivált  <1, konvergencia  derivált  >1, divergencia, ez a jó ! U ki2 U ki1

12 Az inverter, alapfogalmak Jel-regeneráló képesség U 3 -nak láthatóan a szintje is és a jelalakja is regenerálódott! U L =0V, U H =5V (SPICE szimuláció)

13 Az inverter, alapfogalmak Komparálási feszültség Az a határ, ami alatt 0 szintté és ami felett logikai 1 szintté regenerálja az inverterlánc a jelet. Az és a karakterisztika metszéspontja, (az egyenlet megoldása) UKUK

14 Az inverter, alapfogalmak t pd nehezen definiálható, ráadásul a fel és lefutáshoz tartozó késleltetés különböző lehet (jelalakfüggő). Lehetséges definíció pl. t pdHL =a bemenet 0-1 váltásánál az U Hm szint elérésétől a kimenet U LH szint eléréséig, vagy a jelváltás 10%-90% értéke között. 10% 90% t dH t dL

15 Az inverter, alapfogalmak

16 A párkésleltetés mérése: Ring oszcillátor páratlan számú inverter láncba kapcsolva, nincs stabil állapota, T periódusidővel oszcillál.

17 Az inverter, alapfogalmak Mindkét érték csökkentése a jobb minőségre utal, így a szorzat egy áramkörtípus minőségi mérőszámának tekinthető. Szemléletesen: az a minimális energia, ami 1 bit információ egy feldolgozási lépéséhez szükséges. Teljesítmény (P) - késleltetés (  ) szorzat (P  )

18 MOS inverter, konstrukciók A MOS inverter 2 tranzisztorból áll, terhelő (load) és meghajtó tranzisztor (driver) passzív terhelésű inverterek : csak az egyik tranzisztor vezérelt, a másik tranzisztort kétpólusként, nemlineáris ellenállásként használjuk. aktív terhelésű : mindkét tranzisztor vezérelt U DD U KI U BE ?

19 Trióda terhelésű és telítéses inverterek (múlt) U DD U KI U BE U DD U KI U BE U GG VTVT U GS U DS kicsi nagy Aránytípusú inverterek

20 MOS inverter kiürítéses terheléssel A load tranzisztor egy olyan nMOS tranzisztor, aminek a küszöbfeszültségét ionimplantációval 0V-nál kisebbre állították be, ezért U gs =0V esetén is vezet. Intel 8080 U KI U DS U BE U GS U DD U DS Passzív, ellenállásként használjuk...

21 A transzfer karakterisztika szerkesztése : Aránytípusú inverter MOS inverter kiürítéses terheléssel U KI U DS U BE U GS U DD =U BE =U KI U BE =U GS U KI =U DS (driver) Z 80, PC: U DD VTVT

22 Kiürítéses tipusú MOS inverter Az átkapcsolási tranziens: Az átkapcsolási idő arányos a terhelő kapacitással és fordítottan arányos az ezt töltő- kisütő árammal.A karakterisztikából látszik, hogy jó inverterek esetén (Y közel az origóhoz) a H-L átmenet gyorsabb, mint az L-H átmenet.

23 Kapuáramkörök kialakítása NOR kapu: az inverterhez képest a driver tranzisztorral párhuzamosan van kötve egy másik tranzisztor ha mindkét bemenet 0, akkor a két alsó tranzisztor lezár, a load tranzisztor a kimenetet logikai 1 szintre húzza fel Ha valamelyik bemenet 1, akkor az a tranzisztor kinyit, és a kimenet 0 lesz A tranzisztorok száma tetszőlegesen növelhető, de a túl sok meghajtó (driver) tranzisztor rontja a kapcsolási időket.

24 Kapuáramkörök kialakitása NAND kapu a tranzisztorok sorba kapcsolódnak, áram csak akkor folyik, ha valamennyi tranzisztor bekapcsolt állapotban van gyakorlatban max 3..4 bemenetű A tranzisztorok száma azert nem növelhető tetszőlegesen, mert a túl sok meghajtó (driver) tranzisztor rontja az erősítést (a W/L viszonyokat).

25 Kapuáramkörök kialakitása LAYOUT

26 Kapuáramkörök kialakítása KOMPLEX KAPUK A MOS áramkörök előnye, hogy bonyolultabb logikai függvények is kialakíthatók egyetlen kapu formájában A komplex kapu kevesebb alkatrészt tartalmaz és gyorsabb. A tervezés elve: a kimenet akkor és csak akkor 0, ha a kimenet és a föld között van áramút, ahol minden tranzisztor vezet. a megvalósított logikai függvény ezen utak vagy kapcsolata. (4+3+3)+4+2= 16 tranzisztor, 3 kapukésleltetés 7 tranzisztor, 1 kapukésleltetés

27 Kapuáramkörök kialakítása Milyen logikai függvényt valósít meg a komplex kapu? 4 áramút van (huzalozott „OR”), a kimenetet a bemenettől a gate- oxid választja el. N bemeneti jel: N+1 tranzisztor

28 CMOS kapuk PC: 386-tól U DD U KI U DS U BE U GS ++U DD P csatornás, növekményes N csatornás, növekményes “1” “0” Egymásbavezetés: U DD >V Tn +(-V Tp ) U GS = U BE U DD IDID V Tp V Tn U KI

29 Potenciálok és munkapontok az átkapcsolás során U KI U DS U BE ++U DD U GSp U DS ++U DD IDID U BE =U GSn = U BE -U DD =U GSp = U GSn

30 V Tn U KI U GS = U BE U DD V Tp V Tn U KI U GS = U BE U DD V Tp Egymásbavezetés megszűnik, ha: U DD V Tn +(-V Tp ) a kimenetre a feszültség adott, valamelyik tranzisztor (vagy mindkettő) nyitva van.

31 CMOS keresztmetszete

32 CMOSinverterek UDD GND Be Ki A p vezetéses tranzisztorokat kétszeres W/L értékkel valósították meg

33 A CMOS áramkör fogyasztása U KI U BE U GS ++U DD CLCL Töltéspumpálás Kiegyenlített kapcsolási idők f =10 9 =3.3V =0.01 pF P= x 11 x 10 9 =110 mikrowatt +U DD csökkentése: P négyzetesen csökken, határ: V T

34 CMOS kapuáramkörök A B A B A B p csat. n csat. A B C Ki p vezetéses tranzisztorok: kétszeres W/L érték N bemeneti jel: 2N tranzisztor Ha az n vezetéses tranzisztorok hálózata vezet, akkor a p vezetéses tranzisztorok hálózata nem vezet. (logikai függvény duális hálózata) (logikai függvény) Ki=A+BKi=(A+B)C

35 CMOS változatok U DS =U Ki ++U DD IDID U BE =U GSn = U GSp =-5 Pszeudo-nMOS: CMOS technológiával U BE U Ki ++U DD N bemeneti jel: 2N helyett N+1 tranzisztor

36 Transzfer kapuk Jelterjedés: mindkét irányba, lezárt tranzisztor(ok): nagy impedanciájú állapot. U BE U Ki =U BE -V T U Ki =U BE U BE Clock

37 Multiplexer áramkör transzfer kapukkal A1A1 A1A1 A0A0 A0A0 A0A0 A0A0 D0D0 D1D1 D2D2 D3D3 U Ki =D 0 … D 3 adatbit, az A cím bitjeinek megfelelően

38 Órajellel vezérelt CMOS N bemeneti jel: 2N+2 tranzisztor Clock

39 Dinamikus inverter (NMOS) U BE U Ki ++U DD 11 22 33 44 11 22 33 44 t Előtöltés, kisütés, előtöltés, kisütés Nem aránytípusú, nagy lehet a töltőáram is !

40 MOS I/O áramkörök Core Pad Input pad: sztatikus töltések elleni védelemre Output pad: áram meghajtás a kimenetet terhelő kapacitások gyors feltöltésére

41 MOS I/O áramkörök Pad Input pad: védelem (elektrosztatikus feltöltõdés, a gate védendő) Védő diódák (optikai mikroszkópiás kép)

42 MOS I/O áramkörök Bemeneti védelem (pásztázó elektron- mikroszkópos kép) Védő diódák

43 MOS I/O áramkörök Kimeneti áram-meghajtó két soros inverterrel Bemenet Kimenet (optikai mikroszkópiás kép) U BE U Ki ++U DD

44 MOS I/O áramkörök Kimeneti áram-meghajtó két soros inverterrel BemenetKimenet Elektron-mikroszkópos felvétel U BE U Ki ++U DD

45 NMOS vonalmeghajtó U BE U Ki ++U DD V Tn U ki < U DD -V Tn

46 CMOS vonalmeghajtó, háromállapotú kimenettel Enable=1, a kimenet lebeg. Ki ++U DD NOR BE Valamelyik tranzisztor nyitva: 0-1 állapotok kényszerítve. Nagy impedanciájú állapot: mindkét tranzisztor lezárva.


Letölteni ppt "Logikai alapkapcsolások BME Villamosmérnöki és Informatikai Kar Elektronikus Eszközök Tanszéke Mizsei János, Székely Vladimír 2004 április BME Villamosmérnöki."

Hasonló előadás


Google Hirdetések