Ez a dokumentum az Európai Unió pénzügyi támogatásával valósult meg. A dokumentum tartalmáért teljes mértékben Szegedi Tudományegyetem vállalja a felelősséget,

Az előadások a következő témára: "Ez a dokumentum az Európai Unió pénzügyi támogatásával valósult meg. A dokumentum tartalmáért teljes mértékben Szegedi Tudományegyetem vállalja a felelősséget,"— Előadás másolata:

1

2

3 Ez a dokumentum az Európai Unió pénzügyi támogatásával valósult meg. A dokumentum tartalmáért teljes mértékben Szegedi Tudományegyetem vállalja a felelősséget, és az semmilyen körülmények között nem tekinthető az Európai Unió és / vagy az Irányító Hatóság állásfoglalását tükröző tartalomnak. PARTNEREK:

4 Valós idejű mérések és szabályozások FPGA hátlap programozása

5 FPGA programozása

6 FPGA szerkezete

7 FPGA a cRIO rendszerben

8 FPGA előnyei Nagy sebesség, gyors válaszidő (alapbeállítások mellett 25 ns) Akár 200 MHz-es ciklusidő Párhuzamos feldolgozás Megbízhatóság Közvetlen hozzáférés a hardverhez Nincs operációs rendszer

9 FPGA hátrányai Korlátozott erőforrások Nem minden funkció használható Eltérő programozási logika Hosszú fordítási folyamat (akár órás)

10 FPGA fordítás menete

11 Végrehajtás számítógépen

12 FPGA fordító konfigurálása

13 Fordító kiválasztása

14 Ideiglenes fájlok generálása

15 Fordítás eredménye

16 FPGA paletta Fixpontos számok SGL lebegőpontos számok FPGA-ra optimalizált funkciók

17 Tervezési irányelvek Top-Level VI: front panel elemek a PC-vel kommunikálnak (erőforrásokat igényel) Limitálni kell a számukat, méretüket A legkisebb adattípusok használata Osztás, maradékos osztás kerülése Hibavezetékek kerülése (sorrendiség: flat sequence)

18 Ciklusok és időzítések Egyszerű időzítés Egyciklusos while loop

19 Flip-Flop SCL ciklusok: minden egy ciklus alatt hajtódik végre (ha tud, egyébként fordítási hiba)

20 Pipeline

21 Fixpontos számok

22 Fixpontos számok konfigurálása

23 I/O típusok Digital Line: boolean Digital Port: integer Bizonyos modulok esetén 1 ciklusos végrehajtás Kimenet iránya: Set Output Enable (nem egyciklusos mód!)

24 Analog I/O Nem használható SCL ciklusban! Fixpontos értékek (kalibrált adatok) További paraméterek elérése: – Methods – Properties

25 Feladatok

26 1. FPGA projekt létrehozása Hozzon létre egy projektet a meglévő cRIO számára! Használjon FPGA interfészt!

27 2. Fixpontos számolás Ismerkedjen meg a fixpontos számolás működésével! Tesztelendő funkciók: – World length, Integer world length hatása – Overflow – Tulajdonságok változása műveletek hatására A program fusson a számítógépen, emulátor üzemmódban!

28 3. Fordítás Konfigurálja fel az FPGA fordítót gyors fordításra! Fordítsa le és tesztelje a programot!

29 4. FPGA LED Készítsen programot, mely az FPGA LED-et másodpercenként egyszer ki- majd bekapcsolja! Tesztelje a programot!