Mikroelektronikai tervezőrendszerek Áttekintés. Optimalizálás Fizikai eszközszimulációTechnológiai szimuláció eszközparaméterek tervezési szabályok Viselkedési.

Az előadások a következő témára: "Mikroelektronikai tervezőrendszerek Áttekintés. Optimalizálás Fizikai eszközszimulációTechnológiai szimuláció eszközparaméterek tervezési szabályok Viselkedési."— Előadás másolata:

1 Mikroelektronikai tervezőrendszerek Áttekintés

2 Optimalizálás Fizikai eszközszimulációTechnológiai szimuláció eszközparaméterek tervezési szabályok Viselkedési leírás Specifikáció VHDL-ben vagy Verilog-ban Rendszer szimuláció Rendszer szintű tervezés Struktúrális leírás Sémaeditor Logikai szimuláció Szintézis Logikai tervezés Layout generálás Layout leírás Layout editorÁramkörszimuláció időzítési paraméterek Tranzisztor szintű tervezés Absztrakciós szint:Reprezentáció: Szimulátor: A mikroelektronikai CAD elemei:

3 adatbázisok: az IC adott tervezési fázisnak megfelelő reprezentációi (pl. HDL, kapcs. rajz, layout) szimulációs programok: egy adott reprezentációban a működés vzisgálatára (pl. tranzisztor szimtű szim., logiaki szim., stb.) editorok: egy adott reprezentáció kézi létrehozására (pl. áramkör editor, layout editor) autimatikus konverterek a reprezentációk között: –szintézis: elvi leírás  struktúrális leírás –layout szintézis: netlista  layout –visszafejtés: layout  netlista A mikroelektronikai CAD elemei:

4 A felsorolt elemek nem utalnak semmiféle realizációs módszerre! Ez miért lehetséges? IC technológák tervezése - alkalmazás tervezés: élesen szétválasztva. Kapocs közöttük: terevezési szabályok, eszközparaméterek. Ennek milyen következményei vannak? Nyílt tervezőrendszerek lehetségesek (ugyanaz a szoftver teteszőleges technológiára, realizációs módra). A digitális IC tervezéséhez nem kellenek mély mikroelektronikai ismeretek.

5 Példák: Grafikus áramkörbevitel

6 Példák: Hullámforma reprezentáció

7 Példák: Layout reprezentáció

8 Standard cellás tervezés cellakönyvtár könyvtáron belül minden cellára geometrai kötöttségek: – azonos magasság (tetszőleges szélesség), – tápfesz. és föld sinek azonos helyen, – jelvezetékek csak adott griden, cellák alján vagy tetején szabályos chip layout: – cellasorok, – huzalozási csatornák

9 Standard cellás tervezés: cellák VDD GND

10 Standard cellás IC: Cellasor huzalozási csatorna

11 Cellakönyvtár tartalma: előre tervezett logikai részáramkörök, teljesen letesztelt funkció – grafikus szimbólum (sémaeditorhoz) – szimulációs modell, időzítési adatok (logikai szimulációhoz), – részletes cella layout vagy körvonalrajzolat – prototípus a rendszer hardverleíró nyelvén tipikus elemek: kapuk, tárolók, MUX, DMX, SNxxx, számlálók, stb.

12 Nyílt tervezőrendszerek Technológia-függetlenség –Techno file: ez tartalmaz minden technológiára jellemző információt, pl.: geometriai tervezési szabályok, elektromos tervezési szabályok, visszafejtési szabályok –standard cellás és full custom opció, –ezek keveréke Egységes tervezési adatbázis Tetszőleges külső programmodul (pl. szimulátor) beépíthető –pl. SISSI elektro-termikus csomag

13 Példák (profi rendszerek): Mentor Graphics: Falcon Design Framework Cadence: Cadence Opus DFW II (mostani) Szokásos platformok: SUN (Sun-OS, Solaris), Linux Windows nem nagyon

14 Cadence Opus standard beépített modulok, programozói interface: SKILL nyelv, OSS: Open Simulation System Tetszőleges szimulátor beépíthetősége STL: standard gerjesztésleíró nyelv standard hullámforma formátum egységes adatbázis: idegen CAD tool formátuma  Opus formátum

15 Cadence Opus A rendszer standard moduljai: Composer Place & Route Simulation Compactor Layout Synthetizer Layout Editor Abstract Generator

16 Cadence Opus: Composer: grafikus áramkörszerkesztő alkatrészek szimbólumokkal, hierarchikus szerkesztés Layout-editor: full custom tervezéshez Layout synthesizer: a Composerrel tervezett kapcs. rajzhoz layout generálása Compactor: layout tömörítő Abstract generator: ceall layoutokhoz méret és kapcsolódási információk előállítása Place & Route: elhelyezés, huzalozás Simulation: beépített szimulátorok

17 Cadence Opus: Standard cellás tervezésnél: Composer, Simulation, Place & Route Saját cella készítése esetén még: Layout editor, Compactor, esetleg Layout Syntetizer Abstract generator

18 Cadence Opus: Mindennek a kulcsa: technológia file –geometriai tervezési szabályok (DRC-hez) –elektromos paraméterek (extractor-hoz) –eszközvisszafejtési szabályok (extractor-hoz) A DRC és az Extractor a Layout editor modul részei.

19 Cadence Opus A rendszer könyvtárstruktúrája: Library Cell View schematic las compacted extracted abstract hspice extracted Bináris techno. file Symbolic devices pins, wires, contacts

20 Cadence Opus A technológia file főbb szakaszai: Display Rules Layers Views Display Colors Purposes SKILL rutinhívásokból áll a techno file. LayerProperties TwoLayerProperties DRC extract rules LVS LAS symbolic rules

21 Cadence Opus Szimulációs modul: Verilog: logikai szimulátor Cadence-ben szokásos. Saját HDL + VHDL interface. HSpice: áramkörszimulátor Pl. az ES2 konfigurációkbam Spectre: áramkörszimulátor Pl. az AMS konfigurációkban SISSI: elektro-termikus szimulátor csomag Az EET-n az ES2 konfigurációkban Stimulus leíró nyelv, hullámforma fmt.

22 Saját szimulátor az Opus-ban Elektro-termikus szimulátor: TRANZ-TRAN + THERMAN + Skill script-ek, layout kezelés: a design kit / Opus szolgáltatásai

23 A design flow fogalma Adott tervezőrendszerben, adott stílusú tervezés (pl. standard cellás) esetén bejárandó tervezési útvonal: –mely programok, –milyen sorrendben használandók. Előírt program-használati sorrend Kötelezően előállítandó file-ok (reprezentációk vagy view-k) Ezek konzisztens volta

24 A design flow standard cellás esetben Áramkörbevitel: sémaeditor HDL makrocellák / generált elemek (pl. RAM, ROM blokkok) Funkcionális tesztelés logikai szimulációval (pre-layout) Szimulációs eredmények rendben? Fizikai tervezés: floorplan részletes layout tok - bondolás Funkcionális tesztelés logikai szimulációval (post-layout): jelvezetékek késleltetése, min/nom/max (szórás), skew (jelváltozási meredekségre való érz.) Stimulus leírás rendben? Stimulus file javítása Szimulációs eredmények rendben? igen nem igen nem igen nem 

25 A design flow standard cellás esetben Gyártáselőkészítés: logikai szimuláció IC teszteléshez adminisztratív teendők (pl. azonosítók) Minden rendben? igen Visszalépés a megflelő, korábbi tervezési fázisba Nem  Ellenőrzések. Pl.: pad ring (tappancsgyűrű) rendben? Fan-in / fan-out viszonyok rendben? FF-ok időzítési kötöttségei rendben? Min/nom/max végzett szimulációk lényegében egyeznek? Skew érzékenység rendben? Layout DRC rendben? Konzisztencia ellenőrzése: Kötelező lépések megtörténtek? Sorrend? Sikeresség? Kötelező file-ok megvannak? Frissességi sorrend? Minden rendben? nem  igen Megfelelő file-ok összeszedése, elküldése

26 Gyártásba küldendő file-ok Áramkörleírás Részletes layout terv Tesztelés leírása (teszt vektorok és a hozzájuk tartozó helyes válaszok) Tokozási, bondolási információ Adminisztratív azonosítók

27 Tervezési módszertanok Top-down design: A bonyolultabb rendszer tervezése felől haladunk az egyszerűbb felé: folyamatosan részekre bontjuk a feladatot. Meddig? Amíg olyan funkcióba nem ütközünk, ami megvan cellakönyvtári elemként.

28 Tervezési módszertanok Top-down design: Viselkedési leírásParticionálás: részáramkörök definiálása viselkedési leírásukkal Szimuláció Részáramkörök viselkedési leírásának tesztelése szimulációval Struktúrális leírás készítése a részáramkörök felhasználásával Szimuláció Egyezés? Ha sikeres volt a particionálás, folytatjuk a részáramkörökkel ugyanezt...

29 Tervezési módszertanok Bottom-up design: Alapelemekből (cellakönyvtári elemekből) részáramköröket rakunk össze. Ezekből újabb, bonyolultabb részáramköröket rakunk össze, stb. Meddig? Amíg meg nem valósítottuk a specifikált áramkört. Hierarchikus áramkörleírás készül (minden esetben)

30 Hierarchikus áramkörleírás Top level design: core tappancsok Core: A_funkció + B_funkció A_funkció: AA_funkció + AB_funkció B_funkció: BA_funkció + BB_funkció AA_funkció Cellakönyvtári elem

31 Hierarchikus áramkörleírás 4-ből 16-os dekóder: top level design Input cellák Áramköri mag (core) Output cellák Táp tappancsok

32 Hierarchikus áramkörleírás 4-ből 16-os dekóder: top level design Áramköri mag (core)

33 Hierarchikus áramkörleírás 2ből 4-es dekóder, buszos 4-ből 16-os dekóder core

34 Hierarchikus áramkörleírás 2-ből 4-es dekóder, buszos dec2to4

35 Hierarchikus áramkörleírás Hierarchia legalja Cellakönyvtári elemek: inv, nand

36 Áramkörkifejtés A hierrachikus áramkörleírás lebontását a hierarchia kifejtésének nevezzük: –A top level design-ból kiindulva behelyettesítjük a hivatkozott részáramkörök struktúrális leírását –Rekurzíve folytatjuk, addig, amíg már csak cella hivatkozásokat nem tartalmaz a leírás. A hierarchiától megfosztott áramkörleírást kifejtett áramkörleírásnak hívjuk. Angolul ez a flat design Áramkörkifejtés = design flattening

37 Áramkörkifejtés Áramkörkifejtés = design flattening Cellák Flat design Áramköri hierarchia-kifejtő program Top level design Részáramkörök Cella szintű funkciók Hierarchikus design Hierarchia szintek