MIKROELEKTRONIKA, VIEEA306

Az előadások a következő témára: "MIKROELEKTRONIKA, VIEEA306"— Előadás másolata:

1 MIKROELEKTRONIKA, VIEEA306
MOS áramkörök: Alkatrészkészlet, konstrukciós kérdések

2 Vizsgált absztrakciós szint
RENDSZER (SYSTEM) + RÉSZEGYSÉG (MODULE) KAPU (GATE) Vout Vin ÁRAMKÖR (CIRCUIT) ESZKÖZ (DEVICE) n+ S D G MOS áramkörök © Poppe András & Székely Vladimír, BME-EET 2008

3 Ismétlés: CMOS alapkapuk
nMOS hálózat: GND-re húzza le a kimenetet: Pull-Down Network (PDN) pMOS hálózat: VDD-re húzza fel a kimenetet: Pull-Up Network (PUN) PUN a PDN duálisa F(In1,In2,…InN) VDD In1 In2 InN PUN PDN … Y A B VDD MOS áramkörök © Poppe András & Székely Vladimír, BME-EET 2008

4 Komplex kapu – ez még átlátható:
PUN A C D C B D VDD X X = !((A+B)•(C+D)) C D B A A Consistent Euler paths ABDC BDCA DCAB CABD BACD ACDB CDBA DBAC and NOT DACB, BCAD, etc. B PDN A GND B C D MOS áramkörök © Poppe András & Székely Vladimír, BME-EET 2008

5 Duális áramkör szerkesztése
C A E D B MOS áramkörök © Poppe András & Székely Vladimír, BME-EET 2008

6 Statikus CMOS teljes összeadó
!Cout = !Cin & (!A | !B) | (!A & !B) Cout = Cin & (A | B) | (A & B) !Sum = Cout & (!A | !B | !Cin) | (!A & !B & !Cin) Sum = !Cout & (A | B | Cin) | (A & B & Cin) B A Cin !Cout !Sum (for C and Sum inverter) transistor Full Adder No more than 3 transistors in series Loads: A-8, B-8, Cin-6, !Cout-2 Number of “gate delays” to Sum – 3? MOS áramkörök © Poppe András & Székely Vladimír, BME-EET 2008

7 Transzfer kapuk használata
A hagyományos kivitelű statikus CMOS teljes összeadó nehezen áttekinthető, sok tranzisztort igényel. Egyszerűsítés: transzfer kapu (transmission gate) használata ne csak a VDD-GND áramút kialakításával hozzunk létre logikai funkciót jelútba is beiktathatunk kapcsolót analóg kapcsoló digitális á.k-ben MOS áramkörök © Poppe András & Székely Vladimír, BME-EET 2008

8 Transzfer kapus logikák jellemzői
CMOS-ban: ellenütemben vezérelt n/p tranzisztorok kevesebb tranzisztor kell megfordítható jelút nincs statikus fogyasztás Soros ellenállás számít – négynél több transzfer kaput ne kössünk sorba Transzfer kapu beépített inverterrel Transzfer kapu ellenütemű vezérléssel MOS áramkörök © Poppe András & Székely Vladimír, BME-EET 2008

9 Transzfer kapus áramköri példák
Tipikus: XOR, mux/demux XOR kapu: 4 bemenetű MUX: A B Y = A XOR B D0 D1 D2 D3 S0 NS0 Y NS1 S1 MOS áramkörök © Poppe András & Székely Vladimír, BME-EET 2008

10 TG multiplexer layout-ja
S S F S VDD In2 S F In1 How does this compare to a static complementary multiplexer (4t in pull down, 4t in pull up), so 2 fewer transistors. Smaller - probably Faster? Cooler? S F = !(In1  S + In2  S) GND In1 S S In2 MOS áramkörök © Poppe András & Székely Vladimír, BME-EET 2008

11 Teljes összeadó transzfer kapukkal
Sum Cout A B Cin For class handout 16 tr. MOS áramkörök © Poppe András & Székely Vladimír, BME-EET 2008

12 Statikus CMOS teljes összeadó
!Cout = !Cin & (!A | !B) | (!A & !B) Cout = Cin & (A | B) | (A & B) !Sum = Cout & (!A | !B | !Cin) | (!A & !B & !Cin) Sum = !Cout & (A | B | Cin) | (A & B & Cin) B A Cin !Cout !Sum (for C and Sum inverter) transistor Full Adder No more than 3 transistors in series Loads: A-8, B-8, Cin-6, !Cout-2 Number of “gate delays” to Sum – 3? 23 tr. MOS áramkörök © Poppe András & Székely Vladimír, BME-EET 2008

13 Dinamikus MOS logikák Elv: 2 fázisú működés Φ Φ
egy kapcsoló pMOS tranzisztorral egy kapacitást feltöltünk VDD feszültségre: előtöltés vagy pre-charge következő fázisban VDD-ről leválik a kondenzátor és egy nMOS logikai hálózaton keresztül a kapacitást (a bemenetek függvényében) kisütjük vagy töltve hagyjuk: ez a kiértékelés vagy evaluation In1 In2 PDN In3 Me Mp Φ Out CL pre-charge Φ evaluation t MOS áramkörök © Poppe András & Székely Vladimír, BME-EET 2008

14 Dinamikus kapu Φ Φ Két fázisú működés Precharge (Φ = 0)
PDN In3 Me Mp Φ Out CL Out Φ A B C Mp Me For class handout Két fázisú működés Precharge (Φ = 0) Evaluate (Φ = 1) MOS áramkörök © Poppe András & Székely Vladimír, BME-EET 2008

15 Dinamikus kapu Φ Φ Φ Két fázisú működés Precharge (Φ = 0)
Out Φ A B C Mp Me off Φ Mp on 1 Out CL !((A&B)|C) In1 In2 PDN In3 Φ Me off on For lecture Evaluate transistor, Me, eliminates static power consumption Két fázisú működés Precharge (Φ = 0) Evaluate (Φ = 1) Ha egy dinamikus kapu kimenetét kisütöttük, az nem süthető ki újból amíg egy pre-charge periódusban újra fel nem töltjük MOS áramkörök © Poppe András & Székely Vladimír, BME-EET 2008

16 Dinamikus kapuk főbb jellemzői
A logikai funkciót a PDN valósítja meg 2N tranzisztor helyett N+2 tranzisztor elégséges kisebb helyfoglalás mint statikus CMOS-nál Geometriai arányok nem izgalmasak a működés szempontjából Csak dinamikus teljesítményfelvétel (nincs egymásba vezetés) Előtöltő órajel kell MOS áramkörök © Poppe András & Székely Vladimír, BME-EET 2008

17 Dinamikus viselkedés CLK In1 In2 In3 In4 Out In & Evaluate Precharge
Time, ns Voltage Evaluate Precharge MOS áramkörök © Poppe András & Székely Vladimír, BME-EET 2008

18 Tároló áramkörök: dinamikus D ff
Dinamikus latch és ff "Analóg mintavevő-tartó" áramkörök digitális környezetben Tároló kapacitás: inverter bemeneti kapacitása 2 tároló sorba kötve, nem átlapoló órajellel vezérelve: master-slave FF CIN EN D /Q D Q CK2 CK1 MOS áramkörök © Poppe András & Székely Vladimír, BME-EET 2008

19 Tároló áramkörök: dinamikus D ff
Egyszerűsített verzió: nincs második, nem átlapoló órajel transzfer gate ellenütemű vezérlése inverterrel D Q CLK /CLK MOS áramkörök © Poppe András & Székely Vladimír, BME-EET 2008

20 Statikus tárolók Logikai kapukból építhetők fel, visszacsatolással
Q /Q /R /S EN D Q /Q RS-latch D-latch 5 cella, 18 tranzisztor Kibővítve: D-latch MOS áramkörök © Poppe András & Székely Vladimír, BME-EET 2008

21 D latch OR-AND-INVERT kapus kivitel:
Q /EN D /D /Q Dinamikus verzió kevesebb tranzisztort igényelt MOS áramkörök © Poppe András & Székely Vladimír, BME-EET 2008

22 D flip-flop 2 db D latch sorba kötve és ellenütemű órajellel vezérelve
CLK Q /Q Q D QN MOS áramkörök © Poppe András & Székely Vladimír, BME-EET 2008

23 Memóriák – hierarchia Speed (ns): .1’s 1’s 10’s 100’s 1,000’s
Second Level Cache (SRAM) Control Datapath Secondary Memory (Disk) On-Chip Components RegFile Main (DRAM) Data Instr ITLB DTLB eDRAM Speed (ns): ’s ’s ’s ’s ,000’s Size (bytes): ’s K’s K’s M’s T’s Cost: highest lowest MOS áramkörök © Poppe András & Székely Vladimír, BME-EET 2008

24 Félvezető memóriák RWM NVRWM ROM Random Access Non-Random Access EPROM
Mask-programmed SRAM (cache, register file) FIFO/LIFO E2PROM DRAM Shift Register CAM FLASH Electrically-programmed (PROM) MOS áramkörök © Poppe András & Székely Vladimír, BME-EET 2008

25 DRAM chip kapacitás növekedése
MOS áramkörök © Poppe András & Székely Vladimír, BME-EET 2008