Az előadás letöltése folymat van. Kérjük, várjon

Az előadás letöltése folymat van. Kérjük, várjon

PC HARDVER ISMERETEK Óravázlat Készítette: Kucsera Mihály 2011.

Hasonló előadás


Az előadások a következő témára: "PC HARDVER ISMERETEK Óravázlat Készítette: Kucsera Mihály 2011."— Előadás másolata:

1 PC HARDVER ISMERETEK Óravázlat Készítette: Kucsera Mihály 2011.

2 Tematika 4. fejezet: Tárkezelés, a PC-kben alkalmazott memóriák

3 Memóriák fajtái RAM (RANDOM ACCESS MEMORY) ROM (READ ONLY MEMORY) TulajdonságokVéletlen hozzáférésű írható/olvasható memória Csak olvasható memória Fix tartalom (nem felejtő memória) Alkalmazása a PC-benOperatív tár Cache memória ROM BIOS FajtáiStatikus RAM Video RAM PROM EPROM, EEPROM FLASH ROM

4 A dinamikus RAM cella felépítése Egyszerű felépítésű, kis felületen nagy tárkapacitás érhető el. Egy cella egy bit információt tárol 1 tranzisztorból és 1 kondenzátorból áll, ez utóbbi az „információ tároló elem”: „1”: van töltés „0”: nincs töltés

5 A dinamikus RAM cella működése Adatolvasás folyamata: 1. Bitvonalak feltöltése a vonatkoztatási feszültségre (2,5V) 2. Szóvonal aktivizálódik (+5V), a tranzisztor kinyit („zárja a kapcsolót”), a kondenzátort összekapcsolja a jobb oldali bitvonallal. 3. A bitvonal feszültsége a kondenzátor töltöttségének megfelelően nő, vagy csökken a referenciához képest. 4. A feszültségkülönbséget az erősítő és adatpuffer áramkör detektálja és kimenetén Az írás az olvasással ellentétes folyamat

6 A dinamikus RAM cella működése A DRAM sebességét jellemzi a Ciklusidő: Előtöltési idő (80ns)+hozzáférési idő( ns) A kondenzátoros tárolásból adódó problémák: Mivel olvasáskor a kondenzátor kisül, így a kiolvasott értéket vissza kell írni. – A DRAM maga végzi. Ideális kondenzátor nincs, így a töltésszivárgás miatt a tartalmat periodikusan frissíteni kell. (pl. olvasás)

7 Memóriacella mátrixok, chip szervezés A memóriacellákat sorokból és oszlopokból álló mátrixokba szervezik. Az egy sorban álló cellák közös szóvonalat, az egy oszlopban lévők közös bitvonal- párt használnak. Általában négyzetes elrendezésűek (azonos számú sor/oszlopvonal) Minden egyes bitet a sor-és oszlopcím segítségével lehet azonosítani. A címzés folyamata: Abszolút memóriacím Memóriavezérlő a DRAM-ban Kimeneti adat Sorcím (RAS) Oszlopcím (CAS)

8 A memória bank szervezése A memória áramkörök (chip) egy cím kiadásakor 1 bit információt „adnak vissza”. Az adatsínre illesztéshez annak bitszélességével azonos számú memória áramkört kapcsolnak „párhuzamosan” = memória bank. Példa (IBM PC/XT): Processzor i8088 Címbusz: 10 bit =1024 különböző cím, adatbusz : 8 bit Adatbusz „lefedése”: 8 db n*1 bites DRAM=1 bank Példaáramkörünk: DRAM (256 * 1 kbit). A teljes memória méret 8*256 kbit=256 Kbyte Két bank „feltöltésével” 512 Kbyte

9 Memória mudulok A gazdaságosabb helykihasználás érdekében a memória chipeket külön áramköri lapon (memória modul) helyezik el, melyhez az alaplapon külön memória foglalatot alakítanak ki

10 DRAM működését gyorsító megoldások Átlapolás (INTERLEAVE) Legalább kettő (és páros számú) bank legyen feltöltve A memóriacímek kiosztása a két szomszédos bankban felváltva történik, így a memória olvasás gyorsabb, mivel az egyik bank olvasása közben, a memória vezérlő megkezdheti a másik bank olvasási ciklusának előtöltési fázisát Lapmódú működés (PAGE) A memóriacímek kiosztása olyan, hogy egy sor kiválasztásával több, egymás utáni oszlopot lehet megcímezni. A „nyereség” a sorcímzési idő kihagyása A két technika vegyesen is használható, alaplapi támogatás is szükséges (BIOS SETUP)

11 DRAM típusok FPRAM (FAST PAGE MODE RAM) 486 és PENTIUM I rendszerekben Gyors lapmódú működést valósít meg ns hozzáférési idő 66 MHz-es rendszersínnel használható paritásos (36 bit) és paritásnélküli (32 bit) kivitelben gyártják EDO (EXTENDED DATA OUTPUT) RAM PENTIUM I rendszerekben 10-15% -al gyorsabb, mint az FPRAM Csak EDO RAM –ot támogató lapkakészleteknél jelentkezik a teljesítmény növekedés Működése hasonlít az FPRAM-hoz, de a kimeneti állapotot egy belső tároló megőrzi a következő oszlopcím kiadásig, így nincs várakozási ciklus a két oszlopcím kiadása között 66 Mhz rendszersínig használható Paritásnélküli (32 bit) kivitelben gyártják

12 DRAM típusok SDRAM (SYNCHRONOUS DRAM) PENTIUM II, PENTIUM III rendszerekben 64 bites adatsín „Burst” módú működés, csoportos címképzés (csoport kezdőcím, hossz) A kiviteli és beviteli művelet a rendszerórához szinkronizált 66/100/133 MHz rendszer órajel, 1,33 GB/s átviteli sávszélesség A memória időzítési adatait (latency) a modulon található EPROM tárolja Felhasználó által konfigurálható: Csoportos átvitel hossza, típusa, késleltetés Áramkörön belüli átlapolás Interface órajel

13 DRAM típusok DDR SDRAM (DOUBLE DATA SDRAM) Az SDRAM-hoz hasonló szinkron működés, de az órajel mindkét élére továbbít adatot, így az átviteli sebesség azonos busz órajel esetén kétszeres 200/266/333/400 Mhz órajel 184 pin-es kivitelű, a memória chip-ek száma 8, vagy 9 (ECC)

14 DRAM típusok DDR II SDRAM A DDR-hez hasonlóan a külső órajel le- és felfutó élére is szolgáltat kimeneti adatot, de a buszsebesség kétszeres, így az SDRAM-hoz képest négyszeres átviteli sebességű 240 pin-es kivitelű, nem kompatibils a DDR –el 400, 533, 667 és MHz-es változatokban

15 DRAM típusok DDR III SDRAM 8 csatornás belső architektúra miatt a DDR2- nél kétszer nagyobb átviteli sebesség azonos órajelnél 800,1066,1333,1600 Mhz órajel 240 pin-es kivitelű, nem kompatibils a DDR2 – vel, eltérő helyen található pozícionáló rés megaladályozza a nem megfelelő foglalatba tételt

16 A szinkron DRAM-ok időzítése Egy vezérlőjel (pl. CAS) kiadása után a vezérlés érvényre jutásáig eltelik valamennyi idő, ameddig a következő vezérlőjel (pl RAS) nem adható ki. A késleltetést az alapórajel ciklusok számával szokás megadni. A szinkron DRAM-ok optimális működéséhez Az időzítési adatokat x-y-z-v alakban adják meg a memória gyártók, az egyes tagok jelentése: x=CAS Latency : mennyi késleltetéssel jelenik meg az adat a kimeneten a CAS kiadása után (ez a legfontosabb) y=RAS-to-CAS: a sor kiválasztás után hány óraciklus múlva indulhat a CAS z=RAS Precharge:az adat küldése után hány óraciklus alatt deaktiválódik a vonal v=Active to Precharge: mennyi ideig legyen aktív a sor az adat küldéséhez Példa: KINGSTON KHX3200A/ MB 400MHz DDR Non-ECC CL2 DIMM

17 A szinkron DRAM-ok jelölése SDRAM-ok esetében a tényleges órajelet adják meg Pl: PC100= 100 MHz-es SDRAM DDRx memóriák esetében a PC szám az elméleti átviteli sebességet jelenti kerekítve, Mbyte/s-ban Pl: PC3200: 400 MHz-es DDR memória. 2*200*64 bit /=8byte/=3200

18 A DDR RAM-ok jelölése TípusMegnevezésÓrajelAdatbuszÁtviteli sebesség DDR-200PC MHz64 bit1.600 GB/s DDR-266PC MHz64 bit2.133 GB/s DDR-333PC MHz64 bit2.667 GB/s DDR-400PC MHz64 bit3.200 GB/s DDR2-533PC MHz2*64 bit4.264 GB/s DDR2-667PC MHz2*64 bit5.336 GB/s DDR2-800PC MHz2*64 bit6.400 GB/s DDR2-1066PC MHz2*64 bit8.500 GB/s DDR3-800PC MHz8*64 bit6.400 GB/s DDR3-1066PC MHz8*64 bit8.512 GB/s DDR3-1333PC MHz8*64 bit GB/s DDR3-1600PC MHz8*64 bit GB/s

19 Statikus RAM-ok Adatok átmeneti tárolására használják Az elemi cellákat billenőkörök (flip-flop) alkotják- nem igényelnek frissítést Hozzáférési idejük 4-25 nsec Költségesebb az előállításuk, kevésbé integrálhatóak, nagyobb geometriai méretben állíthatók elő Gyorsítótárként használatosak

20 SRAM fajtái Aszinkron SRAM A processzorénál lassabb órajelet igényel, így aszinkron működésű- wait state ns elérési idő Jellemző felhasználása: L2 cache Szinkron SRAM 66 MHz órajelig szinkron működésű Átlagos hozzáférési idő 8,5-12 ns PB SRAM (PIPELINED BURST SRAM) Adatcsatornás sztatikus memória, be/kimeneti regisztereket tartalmaz 66 Mhz-nél gyorsabb rendszerekhez 4,5-8 ns elérési idő

21 A gyorsítótár (cache) működése A processzor az adatokat gyorsabb ütemezésben tudja kérni, mint azt a DRAM-ok szolgáltatják  Várakozási ciklusok (2 órajel). A kívánt elérési idő kb. az órajel reciproka. Az SRAM-ok teljesítik az elérési idő kritériumokat, de drágák (ld. II.4.4.) A cache működése: A processzor az operatív tár valamelyik címét olvasni akarja, akkor a cache vezérlő beolvassa a kért címet és még az utána következőket, így a következő olvasási műveletek (ha a beolvasott címtartományból származnak ) már sokkal gyorsabbak. A gyorsítótár elemi egysége a sor : 16 v. 32 byte, a sor operatív tárbeli címét és érvényességét egy toldalékbit-csoport tartalmazza. Cache vezérlő Intelligens áramkör, mely a különféle algoritmusokat használva előrejelzi a processzor következő olvasási igényét. Cache hit/cache miss

22 Cache működés módok Átíró (WRITE THROUGH): Az írási műveletek a cache-ben és az operatív tárban is lezajlanak (íráskor nem gyorsít) WRITE BACK CPU MEMÓ- RIA CACHE WRITE THROUGH CPU MEMÓ- RIA CACHE Visszaíró (WRITE BACK): Az írás csak a gyorsítótárba történik. A gyorsítótár tartalma csak a sor cseréjénél kerül kiírásra az operatív tárba. ( ez a gyorsabb, de drágább megoldás), ALTER tag.

23 Cache memória szintek A cache memória elhelyezkedésének megfelőlően beszélhetünk cache szintekről (cache level) Level1 : a processzor magba integrált cache memória. A processzor belső sínjére kapcsolódik- a leggyorsabb, de a legkisebb Level2: a CPU lapkára integrálják, az FSB-re kapcsolódik Level3: a rendszersínre kapcsolódik 486-ban egyetlen cache blokk, PENTIUM rendszerekben külön adat és utasítás cache Példa: Pentium® 4 Processor 560 Supporting Hyper-Threading Technology L1 cache:6 Kbyte utasítás-, 12 Kbyte adat cache (64 byte-os) L2 cache:1 MB (128 byte-os) L3 cache:-

24 Flash memória Nem felejtő szilíciumtárak- EEPROM Lassú, elérési ideje 10μsec, a cellák csoportosan írhatók Jellemző PC-s felhasználási területek: FLASH BIOS Háttértár

25 Vége ! Felhasznált irodalom: KINGSTON honlap- SANDISK honlap-


Letölteni ppt "PC HARDVER ISMERETEK Óravázlat Készítette: Kucsera Mihály 2011."

Hasonló előadás


Google Hirdetések