VLSI áramkörök VLSI.

Az előadások a következő témára: "VLSI áramkörök VLSI."— Előadás másolata:

1 VLSI áramkörök VLSI

2 Történelem Planar techn. Dinamikus – kapacitív tárolás
Küszöbfeszültség instabilitás – analóg… CODEC – telefónia EPROM – floating gate Mikroprocesszor, memóriák Gordon Moore Scale-down Áramkör-elmélet (kódolás, szűrés, etc.) Analogic „electronic grade” Team – tudományágak „Intellectual property”, IP VLSI

3 1. Alapfogalmak VLSI

4 Küszöbfeszültség alatti működés:
csatorna Drain polysilicon gate gate-oxid Gate p-szubsztrát Source n+ Rövidcsatornás „telítéses” üzem: Küszöbfeszültség alatti működés: VLSI

5 Parazita elemek Drain Gate Szubsztrát Source Cdb Cgb Csb Cgs Cgd VLSI

6 SOI-áramkörök n-adalékolt drain réteg Csatorna a p-szubsztrátban Nincs parazita poliszilicium gate réteg Gate oxid réteg UG US UD Szigetelt hordozó pl. zafír n-adalékolt source réteg Kettős-gate struktúra. Csatorna a p-szubsztrátban Gate-oxid réteg n-adalékolt drain réteg n-adalékolt source réteg 1. poliszilicium gate réteg UG1 US UD 2. poliszilicium gate réteg Szilicium hordozó réteg VLSI

7 Szubsztrát visszahatás
Cp T1 T2 Usb ΔVth=0,5 Usb 1/2 VLSI

8 Latch-up VLSI nMOS-tranzisztor pMOS-tranzisztor n-zseb p+ n+
D nMOS-tranzisztor p+ G p-szubsztrát S n+ pMOS-tranzisztor Latch-up VLSI

9 MOS tranzisztor helyettesítőképe
Gate rg Ugs’ Cgs Cgd ri rs gmUgs’ rd Source Drain Cgb Csb D1 D2 Cdb Idb Bulk (szubsztrát) VLSI

10 Vertikális tranzisztor
Gate Source Drain Szubsztrát Hordozó n+ p L VLSI

11 Integrált bipoláris tranzisztor
Kollektor Emitter Bázis p-bázis p-szubsztrát n+-emitter n-kollektor n+-kollektor eltemetett réteg n+-kollektor hozzávezetés VLSI

12 Tokozások MCM, szendvics-szerkezet (mikrohullámú összeköttetések)
1. VLSI chip 2. VLSI chip 3. VLSI chip Kerámia hordozó Tokozás VLSI

13 2. Logikai alapáramkörök
VLSI

14 Logikai családok 1. statikus CMOS 2. dinamikus CMOS (Domino)
3. többkimenetű dinamikus CMOS 4. transzfer gates 5. áramkapcsolt (CML) 6. kaszkád feszültség-kapcsolt (CVSL) 7. emittercsatolt (ECL) 8. BiCMOS 9. adiabatikus, retractile VLSI

15 1. Statikus CMOS logika. n p Vcc Y=A +B C t B A VLSI VLSI áramkörök

16 2. Dinamikus CMOS logika. Vcc ELŐTÖLTÉS p Y=A.B A n C ki B n n
KIÉRTÉKELÉS VLSI VLSI áramkörök

17 3. Több-kimenetű dinamikus CMOS logika.
VCC  T1 Y1 C1 D  T2 Y2 C2 E A M F B  VLSI VLSI áramkörök

18 4. Transzfer-gates logika.
p A n A Y=A  B p B n VLSI

19 5. Current Mode Logic, CML VDD R1 A·B+C·D URef URef B D A C VLSI

20 (Cascade Voltage Switch Logic, CVSL)
6. Kaszkád feszültségkapcsolt logika (Cascade Voltage Switch Logic, CVSL) Ellentétes (differenciális) vezérlés Ha bemenetek lebegnek, akkor kapacitív tárolás VDD VDD T2 T1 T4 T3 Q A T3 T4 Q Q T1 D T2 D CLK VLSI

21 7. Emittercsatolt (ECL) logika.
Vcc R1 R2 A B Uref Y=A . B VLSI

22 8. BiCMOS logika n p T1 Q1 Q2 Ct Vcc T2 T3 T4 A VLSI

23 időzítés – fázisjelek GHz-es CMOS logikák speciális problémái
deskew áramkörök jel-regenerálás, átmeneti tárolók (transzparens latch-ek) differenciális jel-vezetés VLSI

24 Logikai alap-áramkörök
a) alapkapcsolások (inverterek, utánhúzó inverter, Schmitt-trigger) b) statikus kombinációs áramkörök (Hidkapcsolás, TG összeadó, RS-ff,) c) statikus tárolók (kapuzott D-ff, embedded, Shift-reg., SH-reg telep nélkül,) d) dinamikus CMOS áramkörök (2-fázisú tároló, Domino, alternate, C2MOS latch, pipeline, késleltetések, multiple Domino, barrel shifter, 4-fázisú logika, VLSI

25 CMOS alapinverter Utánhúzó inverter Vcc p A Ct n A T1 VGG n T3 Vcc Cf
VLSI

26 Schmitt-trigger glitch t pMOS duális hálózat Hídkapcsolások. Vcc Vcc
Ube T4 p p Uki Ube glitch n C2 n T5 T2 t T6 n n Vcc T3 C1 tároló pMOS duális hálózat A A B B B B Hídkapcsolások. C C C C D D VLSI

27 Kapuzott statikus RS-tároló.
n Q C2 p C1 SET RESET VCC Statikus RS-tároló. VCC p p T4 T5 Q Q T2 D T3 D Kapuzott statikus RS-tároló. CLK T1 VLSI

28 T1 n Q C2 p C1 SET RESET VCC Statikus RS-tároló. Brute force!!! VLSI

29 Master-Slave dinamikus
Vcc Master-Slave dinamikus T-tároló p p Q Q n n n CLK n n CLK n CLK C1 C2 n n Beágyazott kvázi-statikus D-tároló. Kvázi-statikus D-tároló. Vcc Vcc Vcc p tartás beírás p p Vcc D Q p p p beírás n Vcc Q D n n n p C1 n n beírás tartás tartás n VLSI

30 DOMINO CMOS DOMINO CMOS fokozatok összekapcsolása statikus inverterrel
 Vcc DOMINO CMOS dinamikus, egyfázisú logika p Y=A. B A n C ki B Cparazita n  Vcc  Vcc Vcc n nMOS logika A.B A.B Y=A.B.D A C1 C3 C2 B Statikus inverter D DOMINO CMOS fokozatok összekapcsolása statikus inverterrel VLSI

31 Alternáló fokozatok alkalmazása
Vcc  Vcc  p p pMOS logika A n Uki n p  Ube Ctároló Vcc C2MOS latch C1 p B n D p Y=A . B . D n n Cki nMOS logika VLSI

32  p n  Vcc C1 A nMOS logika B C2 pMOS Uki  Vcc Ctároló t’rol= VLSI
“ -szekció “ C2MOS latch VLSI

33 Gyors beírású, a kimeneten megfogott D-tároló
Q C1 C2 VDD D T4 T2 T7 T5 T1 CLK M T3 T6 I1 I2 I3 VLSI

34 Pipeline Domino CMOS logika.
- szekció - szekció - szekció   Előtöltés Kiértékelés Előtöltés Kiértékelés Előtöltés Kiértékelés VLSI

35 M T2 T1 A C2  VCC C1 D E F B Y1 Y2 VLSI
Több-kimenetes, egyfázisú CMOS logika. M T2 T1 A C2  VCC C1 D E F B Y1 Y2 VLSI

36 Pseudo kétfázisú logika
n T8 C2 T1 Uki p 1 C1 A nMOS logika B VCC 2 C3 C4 1-szegmens 2-szegmens T6 Pseudo kétfázisú logika 1 t UC2 UC2 C2 kialakulása: T8 nyit t t0 t1 Inv2 átvált, T6 nyit T1 nyit, C1 töltődik, T8 még nem zárt le VLSI

37 A klasszikus négyfázisú logika
2 nMOS logika 1 p n VCC 4 3 C1 C2 Uki A klasszikus négyfázisú logika ELŐ KIÉ TARTÁS VLSI

38 a) kapacitások töltése/kisütésekor fellépõ joule-veszteség.
Kisfogyasztású logikai rendszerek a) kapacitások töltése/kisütésekor fellépõ joule-veszteség. A kapacitív áramokból adódó átlagos disszipáció nem adiabatikus átkapcsolásoknál, (E az óraciklusok alatt várható átkapcsolások száma): b) keresztirányú áram. Elhanyagolják, tekintettel arra, hogy az igen gyors jel-felfutások következtében a keletkezõ áramtüske idõtartama igen rövid s így az átlagos teljesítmény is alacsony a kapacitást töltõ áramok mellett. c) küszöb-alatti (szivárgási) áramok. VLSI

39 A fogyasztás csökkentésének eszköz-szintû lehetõségei
Méretcsökkentés Küszöbfeszültség csökkentés, . dual-threshold-megoldás Tápfeszültség (Vdd) lecsökkentés. Zajvédettség, statikus (szivárgási) áram, BiCMOS, szint-áttevõ (transzlátor) áramkörök. Szigetelõ-anyagú hordozó. A fogyasztás csökkentésének kapcsolás-szintû lehetõségei Speciális kialakítású dinamikus logikák pl. a nem kritikus kapukat a késleltetés rovására lassabb, de kisebb teljesítményû kapukkal helyettesítik Adiabatikus töltés. Az adiabatikus töltés lényege, hogy a CL kapacitást a rámpa-alakú töltõ-feszültség eredményeképpen a soros ellenálláson (R) keletkezõ (joule) veszteség a töltés ideje (T) megnövekedésének arányában lecsökken és ezzel a keletkezett disszipáció is. VLSI

40 Az adiabatikus töltés lényege, hogy a terhelő-kapacitást a rámpa-alakú
feszültséggel töltjük, s így a soros ellenálláson keletkezõ (joule) veszteség és ezzel a disszipáció lecsökken, Az ún. 2N-2P típusú adiabatikus elven mûködõ inverter hátrányos oldala, hogy Y=1 esetén a fázisjel visszafutásakor a feltöltött C2 kapacitás csak Vth,p értékig sül ki, mivel ezt követõen T2 lezár. VLSI

41 Töltés-visszahúzásos (retractile) kapcsolások
Négyfokozatú töltés-visszahúzásos (retractile) kaszkád kapcsolás, a fázisjelek „ölelkezõ” elrendezése; meg kell várni az õt követõ összes fokozat kiértékelését és visszahúzását. VLSI

42 Pipeline-működésű adiabatikus logika
A 1 fázisjel felfutásakor az F logikai függvénynek megfelelõen a C1 kapacitás vagy töltõdik (adiabatikusan), vagy nem. Az F blokk CMOS transzfer gate-ekbõl épül fel. A 1 fázisjel visszafutása elõtt aktíválódik a 2 fázisjel, amely a G logikai függvénynek megfelelõen, az elõzõhöz hasonlóan tölti (vagy nem) a C2 kapacitást. Ennek befejeztével a G -1 inverz logikai függvény gondoskodik arról, hogy a 1 fázisjel visszafutása során a C1 kapacitás adiabatikusan kisüljön. Pipeline logika elõnye, hogy a fokozatok mûködési ideje nem lapolja át egymást. VLSI

43 Rezonáns áramkörök Forgótekercses elrendezés, minor-minor V1 ...V4 jelek. V1=1 C12=1 és C11=0 esetén V1-el vezérelt transfer gate a 1 pontot a tekercs egyik végére, egy hasonló áramkör pedig a tekercs másik végét a 3 pontra kapcsolja, C12 töltése a tekercsen keresztül kisül és a rezonáns kör következtében feltölti a C11-et. A következő fázisban V2 =0 lesz, ami C11 -et átmenetileg VDD-re kapcsolja (a veszteségek pótlására). A mûködés során a töltésnek ez a "hintázása" valósul meg, a V1 ...V4 jelek ütemének megfelelõen körbeforogva. VLSI

44 A fogyasztás csökkentésének rendszer-szintû lehetõségei
Órajel optimalizálás (clock-skew optimization); azonos idõpillanatban történõ átkapcsolása miatt mind a táp-, mind a földvezetéken nagy rövid-idejû áramlökések jönnek létre, teljesítmény-veszteség lép fel; a csúcsot idõben széthúzzák. Memóriák. Array-k (sub-block) , a hozzáférési idõ rovására Data Ordering Problem with Inverson (DOPI), az átvitel elõtt az adatot összehasonlítják az elõzõ átvitt adattal és ennek eredményeképpen, ha a bekövetkezõ átváltások száma nagy, akkor az invertált adatottovábbítják (jelzõ-bit). Hamming-távolság. "Resequencing": az átviendõ adatokat (blokkok) átrendezi és egyben esetenként invertálja olyan módon, hogy az egymást követõ szavak Hamming-távolsága a minimális értékû legyen. A várható fogyasztás meghatározásának módszerei Teljeskörû szimuláció. Monte Carlo analízis. Particionálás.. VLSI

45 3. Aritmetikai áramkörök
VLSI

46 Összeadó áramkörök Gi = AiBi generate, Pi =Ai+Bi propagate
Optimalizálás: elemszámot (chip felület) végrehajtási idő, minimális teljesítmény-felvétel VLSI

47 Transzfer gate-es logikával megvalósított összesadó.
Ci Bi p p p AI  Bi n Si+1 p n n n Ai p p p n Ci+1 p n n Ai n AI  Bi Ci VLSI

48 Domino CMOS logikával megvalósított összesadó.
Átvitel új értéke: Összeg új értéke: Átalakítás után:  VCC  VCC p p Si Ai Ai Bi Ai Ci Ai Bi Bi Ci Bi P-logika Ci+1 Ci N-logika VLSI

49 Carry look-ahead Domino CMOS áramkör.
VCC Static current  Ci+2 Cpre Pi+2 Gi+2 Pi+1 Gi+1 Ci  VLSI

50 Dinamikus Manchester-carry áramkör
Átvitel gyors előállítása, 4x Domino + transzfer-gate Cpre hamis kisülésének feltétele: Ci=1 és Pi=1. Ekkor viszont alapján Cpre=Ci+1=0, vagyis nincs kisütés. VCC  Ci+1 Gi Pi Ci+2 Gi+1 Pi+1 Ci+3 Gi+2 Pi+2 Ci+4 Gi+3 Pi+3 Ci Cpre VLSI

51 Áramkapcsolós (current switch) BiCMOS összeadó.
bipoláris tranzisztorok: sebesség. V CC R 1 S C i+2 S C i+2 T C 3 C i i C i C i T B 2 B i i U B ref2 i U ref2 T 1 A A i i U ref2 VLSI

52 shift regiszter, tápfeszültség nélkül
Kétfázisú dinamikus shift regiszter C1 T3 T2 T1 C3 di+1 C2 1 VCC 2 di T1 di+1 2 di T2 1 C1 C2 T3 Kétfázisú dinamikus shift regiszter, tápfeszültség nélkül VLSI

53 Transzfer gates, 4-bites barrel shifter
shiftelés sh3 sh3 sh3 sh3 b3 a6 b2 a5 b1 a4 b0 a3 a2 a1 a0 VLSI

54 4-bites, transzfer-gates paritás-ellenőrző áramkör
d0 d1 d2 d3 páratlan VCC d1 d2 d3 páros d0 d1 d2 d3 VLSI

55 Előosztó (Prescaler) áramkörök, a) 15/16-os, b) 3/4-es
fbe fki MCi a) MC MCi D Q Q D Q Q Uki b) CLK VLSI

56 X T2 T8 T7 T4 T3 T6 T5 T1 T9 T10 Q VDD CLK R1 R3 R2 R4 I0
GHz-es 2-es osztó 1. ütem: CLK= 1→0: T3 és T4 kijelöli FF1 állapotát, legyen X=1 CLK=0, Q=0, X=1. I0 FF1-en, Q (és neg.) értékét T7 és T8 állítja be. 2. ütem: CLK=0→1: T7 és T8 jelöli ki FF2-öt, Q→1. Minden második órajelre vált, 2-es osztó. VLSI

57 „1”, ha B >A „1”, ha B < A C4 A3 + B3 A2 + B2 „1”, ha B =A A1 +
Összeadókkal megvalósított komparátor „1”, ha B >A „1”, ha B < A C4 A3 + B3 A2 + B2 „1”, ha B =A A1 + B1 B A S C „1”, ha egyenlő C1 A0 + B0 Teljes összeadó ”1” VLSI

58 4. Programozott logikai hálók (PLA)
VLSI

59 PLA áramkörök elvi elrendezése
mátrix VAGY Bemenetek Kimenetek Mintermek VLSI

60 Statikus PLA áramkör A+B VCC Ai Bi AB+AB R1 VLSI

61 Domino CMOS PLA VCC 1 T5 T6 T1 VCC C1 T3 T4 1 T7 T2 C2 TG1 1 TG2
Be Ki VLSI

62 Dinamikus tárolású állapotgép
VCC 2 C3 2 ÉS mátrix NOR VCC C1 2 C2 2 2 1 1 visszaírás C4 C5 Ki Be VLSI

63 Kétbites aritmetikai egység megvalósítása PLA-val
Összefüggések: Inkrementálás: Dekrementálás : Aritmetikai shift balra: Carry A B C Logikai shift jobbra: A B C VLSI

64 Kétbites aritmetikai egység megvalósítása PLA-val
K0=K1=0 Ai K1 Ai Bi Ai Bi Ai Bi Increment: Ai Bi Bi CYi Ai Bi CYi Bi Bi+1 Ai+1 CYi+1 K0 Ai VLSI

65 5. Analóg áramkörök VLSI

66 Analóg MOS kapcsoló helyettesítőképe
Cg s S D K rsd Ube Cg d Cd b Cs b G Ct Uki 5V VT,n VT,p nMOS pMOS rON Ube VLSI

67 Chopper-stabilizált komparátor
Uoffset 1 2 + U+ Uki U VLSI

68 Chopper-stabilizált erősítő
K Hibaképző és kompenzáló Uki Főerősítő Ube Chopper stabilizált mellékerősítő VLSI

69 Kétfokozatú CMOS műveleti erősítő
+Vcc CC: -12dB/oktáv-os szakasz (pólusáthelyezés) T3,T4: pMOS → kisebb zaj nagyobb feszültségbír, külön n-zsebben, bulk-hatás miatt tökéletes szimmetria - hőmérséklet - technológiai szórások - mechanikai feszültségek rövid vezetékek → áthallás csökkentés Nagyobb felület → kis zaj Nagyobb csatornahossz → nagy gki uki -ube/2 +ube/2 T3 T4 CC gt T5 T1 T2 -Vss VLSI

70 MOS referencia-feszültség
Vcc T1 T2 T4 T3 VREF= Vth ,T2-Vth ,T3 W/L ≥ 100 W/L ≤ 0,01 W/L ≤ 0,01 áramgenerátor Vth,T2 VLSI

71 Kapcsolt kapacitású szűrők. I. Rezgő ellenállás
 U1 C0 U2 Rekv Kapcsoló VLSI

72 II. Invertáló integrátor
C1 Uki + C0 fs=switch frekvencia U1 Kapacitások aránya! VLSI

73 III. Nem-invertáló integrátor
C1 Uki + C0 U1 1 j U C f s ki = × w f C Töréspont-frekvencia: w = s C 1 VLSI

74 IV. Differenciál integrátor
U2 Uki + C2 U1 Töréspont-frekvencia: VLSI

75 V. Reaktáns szűrő Nem-invertáló integrátor Differenciál integrátor C3
Uki + + C2 C0 Ux U1 Nem-invertáló integrátor Differenciál integrátor L U1 C Uki VLSI

76 Monolit induktivitás helyettesítő képe
Rsub2 LS Csub2 Cox1 Csub1 Cox2 Rsub1 RS Cf a) b) VLSI

77 6. D/A-A/D átalakítók VLSI

78 D/A átalakítók. Töltésfelező D/A
- számláló (integráló) tipusú, 2n lépésben átalakítók, bit-soros, n-lépésben átalakítók, párhuzamos, vagyis egy lépésben átalakítók ( n = felbontás). Di Uref C21 C11 Uki 1 Reset 2 VLSI

79 Egylépéses áramösszegző D/A
VCC  I - + Sín Iref Uki K1 2.I0 K0 K7 T1 I0 T8 128.I0 Di Di å = I R U ki 1 VLSI

80 Feszültség-összegző D/A átalakító
Kv Uki C0 C0 2.C0 128.C0 Cref Uref Uki K7 K0 K1 Cgnd Uref VLSI

81 R/2R létrás D/A átalakító
Iref R R å - = × 1 2 n i ref ki D R U 2R 2R R1 - + Uki VLSI

82 Ellenállás-osztós D/A átalakító
Uref R R R Uki R R VLSI

83 A/D átalakítók típusai
Az áramköröket az átalakítás során végrehajtott lépések számától függően három csoportba sorolhatjuk, nevezetesen: - integráló típusok, - fokozatos közelítéses (successive approximation), - egylépéses (flash), - szigma-delta átalakítók. VLSI

84 Töltés-újraelosztásos kapacitív A/D átalakító
Kv komparátor Ux C-háló + 1-et ír be, ha pozitív C0 SAR K0 K1 K7 Ube Successive Approximation Register Uref Kbe Mintavétel (sample): Kv zár, Kbe→ Ube Tartás (hold): Kv nyit, K0- K7 zár, Ux= -Ube Újraelosztás (redistribution) Kbe → Uref 3.1. K0 nyit 3.2 K1 nyit, stb. VLSI

85 8-bites flash A/D átalakító
Uref Ube R/2 + ROM 256  8bit R + higany R 1 + R 1 + ‘Thermometer’ XOR R/2 D0 D7 VLSI

86 Aláosztásos (subranging) A/D átalakító
Mintavétel és tartás D/A Ube Flash konverter Logika Hibajelerősítő Differencia-képző Digitális kimenet VLSI

87 Pipeline működésű subranging A/D átalakító
Differencia-képző Hibajelerősítő D/A Mintavétel és tartás 2 1 3 Ube(i+1) K1 2 Flash K2 1 Ube(i) VLSI

88 Szigma-delta A/D átalakító
Dig. szűrő és decimátor  Komparátor és latch Ube +  1-bit D/A Kivonó áramkör Integrátor CLK n bit 1 bit amplitúdó t VLSI

89 A/D átalakítók összevetése
Konverziós idő Flash 1 ns Subranging 10 ns Szigma/delta Succ. appr. Integráló 100 ns Bitszám 6 8 12 16 22 VLSI

90 7. Memóriák VLSI

91 Félvezető memóriák felosztása
illékony nem illékony frissítést nem igényel Többször írható SRAM MRAM FRAM Telepes FLASH EPROM EEPROM NVSRAM igényel DRAM Egyszer OTP maszk- programozott ROM Félvezető memóriák VLSI

92 Véletlen hozzáférésű memóriák szerkezete
Cella-mátrix Kiolvasó/író Sordekóder I/O áramkör Sorcímek Oszlopcímek Vezérlőjelek Adat ki/be Oszlopdekóder VLSI

93 6-tranzisztoros statikus tároló cella
V CC p n word line read write bit line VLSI

94 ECL kiolvasású 6-tranzisztoros tároló cella
Read Word Line Read Bit LIne p p n n Q 1 n n - V EE out Write Word Line Q 2 V ref sense amplifier - V EE VLSI

95 Gyors beírású, a kimeneten megfogott D-tároló
Q C1 C2 VDD D T4 T2 T7 T5 T1 CLK M T3 T6 I1 I2 I3 VLSI

96 Áramtükrös SRAM kiolvasó erősítő
Oszlop szelektálás Bit Bit UG VDD, nincs áram Φ fázisjel nyitja T7-et, kiválasztjuk az oszlopot, ΔU feszültségek lépnek fel, T1, T2 az „erősítőre” kapcsol, T5 nyit, T6 zárva marad, UG →0, Adat ki = VDD, ui. T4 árama=0 kell legyen. Ha fordítva, akkor T6 nyit, T4 zárva, ezért Adat ki =0, nincs munkaellenállás! T5 zár, ezért UG=VDD. végül Φ→0, T7 lezár, T1 T2 VDD T7 +ΔU ΔU=0 T3 T4 UG Adat ki T5 T6 Φ T7 VLSI

97 Billenőkörös kiolvasó erősítők
VDD Kis felhúzó áram T1 T2 Bit Oszlop szelektálás Bit Bit Bit T1 T2 Memória cellák WL X Φ Y Itt vezérel, nyitva, de I=0 VDD-10mV T3 Oszlop T4 T3 T4 VDD metastabil X Y Földelés T5 T5 T6 T6 Adat ki Adat ki T7 T7 T8 T8 Φ Φ T10 T11 T9 T9 Φ b) a) Φ VLSI

98 3-tranzisztoros dinamikus (analóg) cella
Kimeneti vonal (invertált) Bemeneti vonal Read T3 T1 Analóg áramkörök: aritmetikához T2 CS Write VLSI

99 1-tranzisztoros dinamikus RAM cella
word line bit line read amplifier CS CBL VLSI

100 Dinamikus RAM cella kiolvasó erősítő
p n Prech V ref Strobe1 Strobe2 Word line Dummy bitline C s Dummy cell 1 2 VLSI

101 Térbeli dinamikus RAM cella kapacitások
Poliszilicium rétegek Chip felület Szigetelő Adalékolt hátsó fegyverzet Vezető szilicium-réteg Szilicium-dioxid Szigetelő réteg VLSI

102 Szinkron DRAM ütemezése
C1 C2 C3 C4 C5 C6 C7 C8 Sor-cím Oszlop-cím Burst kezdete RAS CAS Clock Cím Adat Latency VLSI

103 16 Mbit (1Mx16) SDRAM BANK0 * 2K 256 16 sense amplifiers I/O gating
DQM mask logic column address latch buffer burst counter control logic CD row decoder register multiplexer refresh controller mode reg. command CKL CKE CS WE CAS RAS A0-A10 BA data input output D0-D15 DML, DMH memory array BANK1 2 2048 256x16 MUX B D L C R 11 16 Mbit (1Mx16) SDRAM VLSI

104 Szinkron DRAM működési jellemzői
VLSI

105 Maszk-programozott ROM cella és kiolvasó áramkör
CC PRECH Column select cella n p word line latch bit line VLSI

106 UV-EPROM cella Vezérlő gate Lebegő (floating) gate Drain Source
Csatorna VLSI

107 Klasszikus EEPROM cella
n + Control gate S D tunnel oxid +12V 0 V WRITE ERASE READ URead +5V to gate from gate VLSI

108 Flash memória cella 0 V +12V ERASE mode: all Sources → +12V,
electrons → back Bit line Word line Array "ground" D S n + S D tunnel oxid Word line VLSI

109 Split-gate EEPROM cella
Alagút-hatás Control gate Drain Source S D +5V GND +12V GND D +12V n n S GND Forró elektronok a/ b/ c/ VLSI

110 NOR-rendszerű Flash memória
Helyfoglalás Write: source=0, BL=high, WL=+U Erase: közös source =+U, WL= -U, BL=lebeg egyszerre a blokk Read: source=0, drain=R, WL=cím 2. Bit-vonal 1. Bit-vonal WL0 WL1 WL14 WL15 Közös source VLSI

111 NAND-rendszerű Flash memória struktúra
Jó helykihasználás, lassú (soros) Write (Tx): BLx szelektálás Source szelektálás, KS=0 BLx=0 WLx= ++U, a többi +U csatorna mindenütt, tunnel Tx Erase: zseb=++U, összes WL=0 minden cella törlődik Read (read-through, „cellákon át”): BL, KS szelektálás Source=0, BL= pull-up WL (nem Tx)=normál csatorna WLx=0, kiolvasás függ lebegő gate-től (BLX) 1. Bit-vonal 2. Bit-vonal Bit-vonal szelektálás Sor- dekóder WL0 WL1 WL14 (WLX) WL15 Közös source szelektálás (KS) TX Közös source VLSI

112 Programozott kapcsoló
FPGA, redundáns memória, A/D kalibrálás D T1 Programozás A S UVez T2 A Kapcsoló rds B B Közös lebegő gate VLSI

113 Differenciális kiolvasású EEPROM cella
Word line latch comparator U REF Y select V cc read bit line write Szétválasztott író/olvasó cella VLSI

114 Kapacitív billentésű, nem-illékony memória cella
control gate (Tápfesz. kikapcsolásakor vezérelve) WL BL C C1=2C2 2 CMOS Flip-flop VLSI

115 Nem-illékony FIFO cella
Vcc T2 T3 Normál működés: Ucontr =1 Bekapcsolás: Ucontr =0, ha T6=off → U2=1 ha T6=on, flipflop, kapacitív aszimmetria, → U2=0 Ucontr → 14V után marad. 3. Kikapcsolás: Ucontr= Uprog =0, Uerase=14V és U1 → -QG ha U1 =1 → U6S = GND, -QG → 1 ha U1 = 0 → U6S » GND, -QG → 0 Törlés: Ucontr = 0, Uprog = 7V, Uerase=14V T9 → on, T7 → on, T6S → GND -QG → 0 kisül SWin SWout Din Dout T1 T4 Uerase U2 U1 Vcc T8 T5 Requ C1 Ucontr T6 U6S Source Uprog T9 T7 QG VLSI

116 Dinamikus sordekóder elrendezése
F V SS 2 1 DD A fém poly szóvonal Dinamikus sordekóder elrendezése VLSI

117 Nagysebességű nMOS szóvonal meghajtó
CC A 1 2 T WL C P1 P2 P4 P3 8 4 3 5 7 6 L VLSI

118 ECL-kapcsolású szóvonal meghajtó áramkör
U ref Q 1 2 C L V CC n p ECL – MOS Trans- lator VLSI

119 Content Addressable Memória (CAM)
V CC p n word line bit line interogate line U i Summa line I MISS VLSI

120 Cache-Tag memória struktúra
8K x 9bit SRAM TAG-RAM DATA-RAM BANK decoder comparator MISS HIT CPU databus Main Memory 9 bit program counter 13 9 HIT / MISS VLSI

121 Redundáns memória lézeres kialakítással
V cc A n CE Row driver CLK Out laser cut VLSI

122 További memória-típusok ill. konstrukciók
DDR (Double Data Rate)-RAM EDO-RAM (kimeneti tároló, közben címek) Beágyazott RAM-ok: dual oxide technique RAMBUS SAM Video RAM VLSI

123 8. FPGA/EPLD áramkörök VLSI

124 VLSI áramkörök megvalósitási lehetőségei
Szempontok: - sebesség - fogyasztás - költségek, ár - tervezés, korrekció 1000 10,000 100,000 Full-custom Darabszám Cellás tervezés Gate-array Költség VLSI

125 Programozott áramkörök programtároló elemei
Q n p VCC Statikus flip-flop UV-EPROM EEPROM/FLASH Antifuse Tunnel Drain Control Gate Source Floating Floating Drain Control Gate Source Szigetelő VLSI

126 PLD-áramkörök jelölésrendszere
Szokványos kapus elrendezés A B C Y = ( A B C ) + A D A sum-of-products D Mátrixos elrendezés A B C D Y AND- mátrixos elrendezés 8-bemenetű AND kapu A B C D Y rövidzár VLSI

127 OR-kapcsolat átalakítása AND-mátrixba De Morgan tétele alapján:
XOR-kapu Y = A + B + C + D + E + F = A . B . C . D . E . F AND- mátrixos elrendezés ” 1 ” Y = A . B . C . D . E . F Invertáló XOR-kapu A B C D E F Y1 = A . B . C . D . E . F 8-bemenetű AND kapu VLSI

128 Programozható „rövidzár” megvalósítása EEPROM cellával
B EEPROM-cella Egyszerűsített rajz A C B Az aktív cellákat pontok jelölik VLSI

129 EEPLD „Makrocella” felépítése
Output Enable Preset EEPROM cella Programozható flip-flop D P Q C inverz I/O pin sum Prog. Prog. products Cella órajel Inputs Clear Global órajel Bemenetekről Makrocellákról I/O-ról VLSI

130 EPLD blokkvázlata (Altera)
Global Clock Programmable Interconnect Array (PIA) Macrocell I/O Macrocell I/O Macrocell I/O Macrocell I/O Macrocell I/O Macrocell I/O VLSI

131 PASS-TRANSISTOROS ÖSSZEKÖTTETÉSEK (XILINX)
CLB SWITCH MATRIX - Programozható Szomszédos cellák között fix - Globális vonalak Long-range vonalak VLSI

132 CONFIGURABLE LOGIC BLOCK (XILINX)
DATA IN MUX D Q R X F LOGIKAI VÁLTOZÓK PLA CLB KIMENET G Y MUX D Q ENABLE CLOCK R INHIBIT CLOCK RESET INHIBIT GLOBAL RESET VLSI

133 Tervezés 1. Hardver- leíró nyelvek mint pl. Pascal, Delphi:
logikai művelet kapuval = matematikai leírás (pl. AND kapu = „and”) 2. Szimuláció: logikai szintek + időzítés → késleltetések 3. Beégetés (down-load) VLSI

134 XILINX QPro VIRTEX-II 1.5V (military)
0.15m, 8-metal layer process 1.5V internal Vcc SRAM-based In-System Configuration 1M-6M system gates 300 MHz internal clock speed 2.5Mbit dual-port RAM Dedicated 18x18 bit multiplier blocks, fast look-ahead carry 67K look-up tables (LUTs) or cascadable 16bit shift register 824 user I/O, programmable (2-24mA) sink current, 3.3V VLSI

135 QPro Virtex-II Chip-architektúra
Globális órajel elosztó Órajel vezérlő Input/Output Blokk Konfigurálható Logikai Blokk Szorzó áramkör Memory-hungry? VLSI

136 QPro Vitrex-II Configurable Logic Block (CLB)
Switch Matrix - 4 db. Slice-elem Slice1 - Áthúzott carry COUT -Sorobakötött shift regiszterek CIN Slice2 SHIFT Közvetlen kapcsolat a szomszédos cellákkal Slice3 COUT CIN Slice4 VLSI

137 QPro VITREX-II CLB: Slice-top half
4-input look-up table, or 16bit RAM, or 16bit shift register CARRYOUT SHIFT IN Yout 4 ADDRESS D Y 4 DATA DY WS DI D Q Q ALTDIG CE CLK SR Opposite Yin Set/Reset CLK DIG WE SLICEWE SHIFT OUT CARRY IN VLSI

138 QPro Virtex-II. Összekötési technika
Rácsrendszer Kapcsoló mátrix CLB Kapcsoló mátrix 18Kbit RAM Mult. 18x18 Kapcsoló mátrix CLB Kapcsoló mátrix Kapcsoló mátrix Memória kezelés Kapcsoló mátrix Kapcsoló mátrix I/O Blokk Kapcsoló mátrix „Active Interconnect Technology” - minden cellához kapcsolódik egy switch matrix Globális sínrendszer VLSI

139 QPro Virtex-II Összeköttetések
Horizontális és vertikális „Long Lines” Horizontális és vertikális „Hex Lines” (3. és 6. block) 3. 6. Horizontális és vertikális „Double Lines” 1. 2. Switch matrix Direkt vonalak a szomszédos 8 blokkhoz VLSI

140 QPro Virtex-II On-chip külön memória
A CLB-kben levő tárolókon felül, a CLB oszlopok között 144db Kbit RAM blokk-ok =2,5Mbit memoria Single- vagy dual port üzem Szervezés: 1Kx18bit, 2Kx9bit, 512x36bit (+parity bitek!) Dual port üzemben eltérő szervezés lehet fully synchronous operation: address→Read→Data into output register address→Write→Data into memory „Transparent write”: Data input→memory and into output register „read-before-write”: memory data→output, input data→memory VLSI

141 QPro Virtex-II Globális órajelek szétosztása
A chip felső és alsó szélén 8-8 clock bemenet, „PAD” van (user guide!) A PAD-ről a jel vagy közvetlenül, vagy a „Digital Clock Manager” (DCM)-en keresztül jut a Clock Buffer-ba. A Clock bufferből az órajelek az elosztóba jutnak, ahol lehetőség van: polaritásváltás, egymás kapuzása, multiplexálás Innen 4x8 click (formázott) clock vezeték megy tovább a chip negyedekre osztott szegmenseire, ahol minden clock-vezeték 16 CLB sort hajt meg. A DCM-nek három fő funkciója van: Clock de-Skew ( késleltetési idők kompenzálása) Frequency Synthesis (osztással új frekvenciák létrehozása:Frequx= FrequIn x M/D, ahol M és D egész számok Phase Shifting (programozható fázistolás) VLSI

142 QPro Virtex-II Lezárások
VCC2 FPGA-1 Nagyfrekvenciás illesztés hullámvezetővel FPGA-2 Z0 R R/2 Clamp diode 10-60KΩ PAD Weak Keeper VCC Programozható áram Programozható lezárások megvalósítása VLSI

143 QPro Virtex-II Double Data Rate (DDR) register
CLK1 CLOCK DDR MUX Q D2 Q2 CLK2 VLSI

144 QPro Virtex-II Tervezés
VHDL leírás, vagy „schematic entry” Design steps: - Physical synthesis, - incremental synthesis (isolated to one logic block), - floorplanning (implementáció az adott chip struktúrára), - direct physical mapping (place and route), - configuration file (bit- or byte-stream) 3. Design verification - in-circuit debugging - post-layout timing extraction - full system-speed simulation VLSI

145 QPro Virtex-II Configuration
Programozási módok: Slave-Serial Mode – bitstream, external clock, - from external PROM or processor-memory Master-Serial Mode – internal clock Slave Byte Mode – bytes in series, external clock Master Byte Mode – internal clock - Három lépés: Clear (Power-on-Reset), Load, Start-up - Readback lehetőség + Parciális reconfiguration - Configuration Coding: Boundary Scan (JTAG) –el, aktív VBATT pin esetén tárolja a kódot (véletlen átírás..) VLSI

146 QPro Virtex-II Triple function slice circuit
- LUT (1bit ROM) - 16 bit RAM - 16 bit Shift regiszter VCC 1 VCC 2 Config. dinamikus shift regiszter Bit stream di+1 di Ci+1 Ci Configuration write in VCC Read out Shift RAM out 4 / 16 Címkóder 16 / 1 MUX Out 4 Write LUT out 4 Read MUX Closed if not RAM 15 15 Shift Read RAM data in VLSI 4

147 ACTEL-TEXAS antifuse memória-elem
Poliszilicium vezeték SiO2 szigetelő Oxid-Nitrid-Oxid (ONO) ultravékony szigetelő n-adalékolt réteg Rnormal > 10 MΩ Rátütött < 300Ω 18V VLSI

148 TEXAS TPC-10 sorozatú FPGA alapcella
Multiplexer M1 A + B M2 C D M3 M4 Y Felépítés: invertáló kapu + kimeneti inverter Táblázat: - Fan-In - Cellaszám VLSI

149 2-bemenetű kapuk megvalósítása TPC-10 kombinációs cellával
AND kapú OR kapú Y=A B Y=A+ B 1 1 B VCC 1 VCC 1 Ha A=1, Out=VCC A A Ha A=1, Out=VCC VCC B VLSI

150 TEXAS TPC-12 SOROZATÚ FPGA kombinációs alapcella
MUX B D M3 M4 A C Out M1 M2 4-input NAND cella 2-to-4 decoder cella 16-to-1 multiplex. 6 cella 3-to-8 decoder cella VLSI

151 TEXAS TPC-12 sorozatú szekvenciális cella
Kombinációs cella 8 MUX 4-bit decade counter cella 4-bit shift register cella 8-bit binary counter cella VLSI

152 Anfuse elemek programozása (átütése)
F1: row1=18V T2 on GND F3: col3=18V T1 on GND VLSI

153 System-on-Chip (SoC) áramkörök
8-bites mikrocontroller Dual-port memória FPGA VLSI

154 Atmel System-on-Chip (SoC) áramkör
50K kapu, 3V, 18Kbit, 100MHz, 384I/O. vezetékek a memória és C felé I/O cellák cella Vertikális sínek: 5 x 1 local+2expr. Horizontális Sínek: 5 x 1 local + 2 express Csatlakozási lehetőség h/v Segment = 4 x 4 cella 32 x 4 bit memória Local: 4cella, Expr:8 cella VLSI I/O cellák

155 Atmel System-on-Chip (SoC) áramkör
NW N NE Express line W E Local line Cella Cella Cella Kapcsolódási pontok SW S SE Cellák közti közvetlen kapcsolat VLSI

156 SoC logikai blokk To 5 x Hor. To 5 x Vert. Programozott in/out-elosztó
LB FBin VLSI

157 ATMEL SoC dual-port memória
VLSI

158 ACTEL System-on-Chip dual-port memória
VLSI

159 Beágyazott logikák (Logic Cores) tervezése 1.
Reuse: portability, description, simulation, test Design: keveréke a bottom-up és top-down módszereknek - Codevelopment of hardware/software (simultaneous analysis and optimization of area, performance, power, noise, test, technology constraints, interconnect, wire loading, packaging constaints. - Recursive development and verification → RTL level. VLSI

160 Beágyazott logikák (Logic Cores) tervezése 2.
Előnyösebb: szinkron logika Regiszter Random logika Core Input regiszter Output regiszter VLSI

161 Beágyazott logikák (Logic Cores) tervezése 3.
Veszélyek: - latch-based tervezés→ betárolás nem élvezérelt latch: csak FIFO-k, memóriák és stack-ek Aszinkron hurkok, belső pulzus-generátorok multiciklusos útvonalak aszinkron clear és set jelek deaktivizálása reszinkronizálással memória vezérlőjelek, read, write, enable legyen szinkron VLSI

162 Beágyazott logikák (Logic Cores) tervezése 4.
Nagy memória-blokkok általában a szélekre kerülnek→ kis memóriák középre→ többrétegű fémezésre kell számítani Jelenleg SoC 60%-a memória, alig 6% a mixed-signal (PLL, DAC, ADC, hőszenzor, on-chip clock generátor, szinkronizáció, RGB output, kommunikációs áramkörök) ezek zajérzékenyek, ezért a chip szélére, pl. kétoldalt (itt közel van a kimenet, a jól szűrt táp és a föld) Védőgyűrűk alkalmazása VLSI

163 Beágyazott logikák (Logic Cores) tervezése 5.
On-chip buszok: Nagyon fontos → közös interface az egységek között A core tervezése előtt rögzíteni kell a buszokat! FIFO-alapú átvitel a rendszer buszok felé: flexibilitás Nincs specifikált interface a buszok felé jelenleg! (adat és control jelek, többciklusos átvitelek, request-and grant protokolok) VLSI

164 9. Mikrokontrollerek, Mikroprocesszorok, DSP-k
VLSI

165 8-bites microcontroller blokksémája
Interrupts XTAL Mód Reset Analóg bemenetek Interruptok Órajel System control A/D konverter Vcc,a Vss,a 3 Timer1 Timer 2 Watchdog Perifériás int. Soros interfész I/O Rx CPU RAM Tx Event EPROM Data EEPROM PWM Event PWM Vcc Port A Vss 8 8 8 8 8-bites microcontroller blokksémája Data Address low Address high Control VLSI

166 Működési módok Általában a „Mode Control” lábbal választható ki:
1. Single-chip μComputer (külső memória nincs) 2. μComputer + external memory 3. μProcessor mode (csak külső memória van) VLSI

167 Külső memória illesztése
Szokásos: Controller Chip select RAM 8 Address latch EEPROM 16 High addr. 8 Low address byte először (latch), aztán data „Glue Logic” nélkül: Lefoglalt multiplex I/O pinek Controller Chip select RAM 16 EEPROM Data 8 VLSI

168 Rendszer-vezérlő regiszterek
1. Utasítás számláló (PC, program counter, 16-bit) 64KB közvetlenül címezhető. - memória-bankok: külön chip-enable logika 2. Stack pointer (SP, 8-bit): „last entry or top of the stack”, push előtt automatikus increment, pop előtt decrement (az alsó címen a cím High-byte, felsőn a Low-byte) 3. Status Regiszter (ST, 8-bit): Carry, Negative (Msb=előjel), Zero, Overflow, Interrupt enable on levels 4. Configurációs regiszterek (pl. 3x8 bit): Autowait, Osc.OK, Mode control, Halt, Standby, Priviledge mode, Cold start (100ms wait), Test VLSI

169 RISC utasításkészlet Tipikus „Reduced Instruction Set Computer” utasítás-készlet: Arithmetic: ADD, ADC, DAC, SUB, SBB, DSB, CMP, INC, INCW, DEC, MPY, DIV, CMP Logical: AND, OR, XOR, INV, COMPL, RR, RRC,RL, RLC, SBIT0, SBIT1, CMPBIT, CLR, SWAP, TST Move: MOV (pl. 27), MOVW, XCHB Stack&Status: LDST, LDSP, POP, PUSH, SETC, CLRC, DINT, EINT Egyéb: BR, JMP, JMPBIT, DJNZ, CALL, CALLR, RTS, RTI, NOP, IDLE, TRAP VLSI

170 ”Energia-takarékos” (Standby) üzemmódok
Különböző, nem egységes elnevezések: Power-save, Standby, Sleep, stb. Módok: 1. Egyes egységek leállítva, program szerint („Half active”) 2. Sleep: csak az „awake”-figyelés működik 3. Mint „Sleep”, de közben számolja az időt és időre visszatér 4. Csak interfész-t figyel 5. „HALT” leállítja az órát, minden leáll – reset-tel vagy külső órával indítható újra 6. Sub-clock (NEC találmány): 30kHz-es clock-ra vált át. VLSI

171 Timer/Counter egység Esemény bemenet 16-bit capture/ 8-bit
SW Reset Capture PWM 16-bit capture/ compare reg. compare 16-bit számláló 8-bit előszámláló Esemény bemenet Flag+Int. Overflow Ext. reset VLSI

172 Timer modul „felprogramozása”
Inicializálás: funkció kijelölése belső periféria-regiszterek betöltésével default értékek: legáltalánosabb felhasználási forma Regiszterek: 6 db. Control Regiszter (6x8 bit) a) Prescaler system-clock előosztás, Watchdog clock előosztás, túlcsordulás interrupt engedélyezés és flag, él-detektálás, compare interrupt, SW reset, PWM indulás, interrupt prioritások, b) Timer külső pinek definiciója (Timer vagy general purpose I/O, direction (input vagy output), data in/out 4 db. 16-bites regiszter Timer számláló, 2x compare regiszter, watchdog számláló VLSI

173 Prescaler modul TIMER órajel Belső órajel 8-bit előszámláló MUX
Külső esemény TIMER órajel Watchdog VLSI

174 Interrupt kezelés Input data Output Pad CLR D Q Level 1 Requ. IE2 1 Enable Priority select Level 2 Requ. IE1 Polarity Interrupt rendszer: fix sorrend, de két prioritási szint - globális (EINT, EINTH, EINTL) és egyedi engedélyezés - vektoros címzés: 7FBEh-től az ugrási címek VLSI

175 Interrupt prioritások kijelölése
ADC SCI TIMER SPI Ext. INT LEVEL 1 LEVEL 2 VLSI

176 A/D átalakító blokksémája
Input select Succesive Approximation ADC VREF select Data buffer Sample start Convert start Ready Digit. input In0 In7 Flag+Int. VLSI

177 Adatátviteli szabványok
Párhuzamos adatátvitel: berendezésen belül, byte, word, stb. Soros átvitel: - órajel-vzetékes (clocked) adatátvitel - RS-232 (és változatai): mindkét oldalon „timebase” - órajel-visszaállítás adatból: preamble - egyvezetékes, órajel-hossz modulációs Strobe 1 t VLSI

178 Serial Communication Interface (SCI) felprogramozása
Baud rate = CLK/(128*K), ahol CLK=kristály-frekvencia, K= konstans, beírandó SCI periféria-regiszterbe; kerekítési hiba <2% További regiszterek ill. bitek: - set TX and RX to privileg (nem hozzáférhető) üzemmódba - RS232 CLK pin → general purpose I/O - stop bit, even parity, 8-bits/char - enable interrupts - start transmit VLSI

179 Az RS-232 soros átviteli szabvány
LSB 1 2 3 4 5 6 7 8 START BIT STOP BIT VLSI

180 Az I2C soros átviteli szabvány
START | 1010 A2A1A0 R/W |ACK| xxxx xxxx |Inc| xxxx xxxx |Inc|xxxx xxxx| STOP Az I2C soros átviteli szabvány Eszköz címe Byte 1. Adat byte 2. Adat Automatikus cím inkrementálás ACK=0: slave nyugta, lehúzza 0-ba, master elengedi adat vonalat ACK=1: nincs nyugta, slave felhúzza 1-be A0 A1 A2 GND VCC x DATA CLK VLSI

181 Start/Stop jelek az I2C-busznál
Adat Órajel Stop Start VLSI

182 Serial Communication Interface (SCI) folyamatábrája
Mintavétel start Konverzió start Adat→ buffer Csatorna szelektálás Kész? Cbe Ux RG Rbe Átalakító a) b) VLSI

183 Serial Peripheral Interface (SPI) blokkvázlata
Serial Data Reg. SPI Buffer Flag+Int. Slave-In, Master-Out Slave-Out, Master-In 8 Clock Rate Master/Slave átváltás Clock Out System Clock Baud Rate: max. 2,5 MBaud VLSI

184 I/O áramkör vázlata Weak Pull-up PAD Q D VCC Input read Data bus
Output enable Write output VLSI

185 Mikrokontrolleres fejlesztőrendszerek blokkvázlata
μC RS-232 to PC ~8V EPROM TÁP Chip select RAM Blank XTAL LED Bővítés VLSI

186 Mikrokontrolleres fejlesztés lépései 1.
PC development system: File read in Edit Assembler compiler List file Make Run → Export, down load program into RAM Trap, stops run and back to PC Execute, program runs im RAM Registers read back Import, memory block read back VLSI

187 Mikrokontrolleres fejlesztés lépései 2.
Step-by-Step üzemmód Tracing: kijelölt tárolók utólsó 1024 lépésben felvett értékének elmentése Real-time Simulator: időzített interuptok Real-time hardware emulator: minden regiszter és memória-rekesz tárolásra kerül, visszaolvasható C-compiler C-debugger VLSI

188 Motorola 68HC11 microcontroller
8K EPROM 256B RAM 512B EEPROM 2x16bit Timer 8-bit ADC Watchdog Security bit 192 byte on-chip boot loader AL E R/W 68HC11 C 74373 A8-A15 WE D0-D7 A0-A7 Special boot-strap mode load VLSI

189 68HC11 + XILINX coprocesszor
Data Control XILINX FPGA PC Coprocesszor 68HC11 C 74373 Chip select RAM + EEPROM RS-232 Down-load Lépések: 1. Load program into XILINX 2. Load into 68HC11 EEPROM 3. Readback into XILINX VLSI

190 Harvard-struktúrájú mikroprocesszor 16-bites szó-szerkezete
f f f f f f f f Utasítás kódja (opcode) 256 byte RAM címe Adat iránya VLSI

191 Harvard-struktúrájú mikroprocesszor blokkvázlata
8 Program memória RAM ALU PC Dekóder További egységek VLSI

192 Beágyazható mikroprocesszor
VLSI

193 Cache memóriák Hierarchikus memória-felépítés:
L1I, L1D utasítás és adat-memória L2 L3 Main memory Disc L3 cache L2 cache L1 utasítás cache és fetch Ugrás jóslás utasítás queue Regiszter- és stack-kezelés Elágazás regiszterek Egészszám regiszterek Lebegőpontos regiszterek Elágazás egység Integer és multimédia egység L1- adat cache Lebegő- pontos egység Busz vezérlő és ECC VLSI

194 Itanium-2 tip. 64-bites processzor
Pipeline, 6 utasítás/ciklus, párhuzamos működés, FIFOban queue, Domino CMOS, anti-race L3 cache L2 cache L1 utasítás cache és fetch Ugrás jóslás utasítás queue Regiszter- és stack-kezelés Elágazás regiszterek Egészszám regiszterek Lebegőpontos regiszterek Elágazás egység Integer és multimédia egység L1- adat cache Lebegő- pontos egység Busz vezérlő és ECC VLSI L1: write through, L2/L3: valid bit

195 Média-processzor (MAJC, Microprocessor Architecture for Java Computing) (VLIW, Very Large Instruction Word) bit=4x32-bit Duál processzor, FFT, DCT, inverz DCT, MPEG-2, Domino CMOS Másik adatára vár Memória-vezérlő I/O portok PCI-busz csatl. Utasítás cache Megosztott adat cache Graf. processzor Kapcsoló mátrix FU3 FU1 FU2 FU0 Külön utasítás dekóder VLSI FU0: kapcsoló mátrix, adat-cache

196 Digitális szűrők Pipeline üzem Latch nélkül: t=TMPY+2TADD
x(n) x(n-1) x(n-2) z-1 x(n-3) y(n) h0 h11 h22 h3 Pipeline üzem Latch nélkül: t=TMPY+2TADD x(n) x(n-1) x(n-2) z-1 z-1 Latch h0 h1 h2 Latch beiktatásával: t=TMPY+TADD TMPY Latch y(n) Multiply-Accumulate (MAC) 2TADD VLSI

197 Diszkrét koszinusz-transzformáció (DCT)
x(n)=bejövő mintavett, digitalizált jel, n=0,1,…..(N-1) a minta sorszáma, X(k)=transzformált érték, sorszáma k=0,1, ….(N-1). e(k)= 1/2, ha k =0, egyébként pedig e(k)=1. N(N-1) szorzás. Azonos trigonometrikus szorzótényezőjű szorzatok összevonva, szorzás helyett összeadás. X(0)….X(7) transzformált értékek, összevonva az azonos koszinuszos tagokkal rendelkezőket: trigonometrikus szorzótényező ci=cos(iπ/16). A 8x7=56 szorzás helyett a fenti számítás csak 22 szorzási művelet. további egyszerűsítésekkel a szorzások száma 13-ra csökkenthető (több mint négyszeres sebesség-növekedést eredményez). az összevont minták VLSI

198 x (m,n) = NxN méretű mező képpontjai,
Kétdimenziós diszkrét koszinusz-transzformáció áramkörei. x (m,n) = NxN méretű mező képpontjai, y(k,l) a transzformált érték, α(k) = α(l) =1/2, ha k=0, ill. l =0, egyébként egységnyi. adatok: adatfolyam VLSI

199 Kétdimenziós diszkrét koszinusz-transzformáció áramkörei.
ROM Shift Szummázó Bemenet Kimenet R Regiszterek x(m,n) vektorok folyamatosan, T ciklusidővel, bit-párhuzamosan 8 elemes shift D regiszter sorba. 8 új vektor van a sorban: átírás az R regiszter-sorba, táblázatos szorzás A részletszorzatok összegzése: szummázás és visszacsatolt léptetés. Szorzás 8 vektorra párhuzamosan 8T idő alatt, D regiszter-sorba új adatok. A kimeneten az y(k,l) vektorok T ciklusidővel, sorosan lépnek ki. VLSI

200 Telecom áramkörök - szinkron digitális telefon-hálózat - ISDN - Aszinkron Transfer Mode (ATM) - Mobil telefon hálózat VLSI

201 Jel-utak kialakítása Analóg átvitel: Rotary-gépek Crossbar
16x16-os kapcsoló-mátrix 1 Analóg átvitel: Rotary-gépek Crossbar Mechanikus relék - Elszigetelt tirisztorok Be 16 1 Ki 16 14. bemenet→2. kimenet VLSI

202 Mátrix keresztpont kapcsoló
aktív „0” VCC Mátrix oszlop Oszlop- Cím „1” „0” Mátrix sor Adat VLSI

203 Kapcsoló-mátrix és felbontása
= 4 1 n=16 1 1 4x2 4x2 1 4 N 2 =2 4 5 5 4x4 Bemenetek 8 8 9 9 12 12 16 13 13 1 Kimenetek 16 16 Egyidejűleg max. nN2/N1 16 VLSI

204 Kóder-dekóder (CODEC) áramkör
CLK PCM Out Highway Analóg be S/H Successive Approximation Register (SAR) Komp. Control Data Control Register DAC REF MUX PCM In Highway Input Register Hold Analóg ki Keret szinkron VCC GND VLSI

205 A szinkron távbeszélőhálózat:
- 8-bites átvitel, - egy keret 32 átviteli csatornát fog össze, - a sínen átviendő frekvencia 8x32x8kHz=2,048MHz, - a bináris jel hossza 1/2,048MHz=0,488s, - keret hossza 3,9s - a 32 csatornából egy jelzések, tesztelés, - az időrés kijelölése: az átvitel alatt általában marad, de lehetőség van átvitel alatt más időrés kijelölésére is. VLSI

206 Dinamika-expanzió exponenciális görbével
8 2 1 6 5 4 3 7 Digitális bemenet Analóg kimenet VLSI

207 SLIC Subscriber Line Interface Circuit
BORSCHT: Battery Overvoltage Ring Supervision Codec Hybrid Test VLSI

208 Hibrid Z0 lezáróellenállás Adás Vett jel Áramirányok vételnél
Csavart érpár VLSI

209 48-bit-es keret (frame) 250s/keret→ 192kbit/s
ISDN =Integrated Services Digital Network (szinkron, inverz AMI) Keret F L B1 D B2 1 8 48-bit-es keret (frame) 250s/keret→ 192kbit/s B1,B2: két 64kbit/s PCM csatorna (hang, adat) D: egy 16kbit/s jelzőcsatorna. F: keret szinkron, L: vonal DC szint helyreállítás. VLSI

210 Alternate Mark Inversion=váltakozó 1 invertálás,
AMI kódolás (ISDN) Alternate Mark Inversion=váltakozó 1 invertálás, „1” váltakozik, „0”=zérus jelszint Inverze: „0” váltakozik, „1”=zérus jelszint: 1 +1 -1 Invertált AMI Bitfolyam Zérus jelszintnek a logikai "1" felel meg, a logikai "0"-ra pedig váltás történik, mindig ellentétes irányban, mint az előző váltás. Folyamatos logikai "0"-ra a jel egyenáramú összetevője zérus. VLSI

211 High Density Bipolar 3 (HDB3) kódolás
AMI kódolás (nem invertált), logikai „0”= nulla jelszint, „1” váltakozik, de: 4 egymás utáni „0” esetén az utolsót megváltoztatják arra, amelyik a megelőző (legutóbbi) „1”-es szintje volt…! Hogy az egyenáramú összetevő zérus legyen, ezért: - A következő 4 egymás utáni „0” esetén az elsőt éppen ( az előző változtatással) ellentétesre változtatják. VLSI

212 ATM-hálózat kiépülése
Használat előtt ki kell építeni a vonalat, minden csomag ezen, előzés nincs! VPI: azonos az úton, de sok VCI-t használ. Kis cella→ kis bufferek Végpont kérés elfogadás ATM kapcsoló virtuális útvonal A B VLSI

213 ATM packet GFC (Generic Flow Control, Általános folyam vezérlő),
VPI VCI PT CLP ADAT FEJLÉC bitek 8 7 6 5 4 3 2 1 53 byte-ok . (48 Byte) HEC GFC (Generic Flow Control, Általános folyam vezérlő), VPI (Virtual Path identifier, Virtuális útvonal azonosító), VCI ( Virtual Channel Identifier, Virtuális csatorna azonosító), PT (Payload Type, Hasznos adat tipus), CLP (Cell Loss Priority, Cella elvesztés prioritás), HEC (Header Error Check, Fejléc hiba ellenőrzés). VLSI

214 Osztott memóriás (shared memory) ATM switch
Ciklusidő = 26ns 4-bites portra: 155 Mbit/s 4 port összevonva. 622Mbit/s 32 bites portra:1,25Gbit/s 1 1. kimeneti memória Kimeneti 2 4 tárolók 8x4 és kimenet 8. kimeneti memória bufferek 32 4 prioritás dual-port RAM frissítés DRAM memória 8192 ATM cella kezelés 1 Bemeneti 1. bemeneti memória 2 4 tárolók 53byte SAM 8x4 és vezérlő bemenet interfész bufferek 8. bemeneti memória Vezérlõ- jelek 32 4 Órajelek és keretvezérlõk VLSI

215 ATM (ECL-es) bemeneti fokozat blokkvázlata
16 CMOS-ECL átalakító 1/16 párhuzamosító ECL-CMOS átalakító Soros Be Párhuzamos kimenet Órajel- visszaállítás VLSI

216 Mobil telefon 3 műszaki megoldás:
-cellás rendszer →frekvencia-kihasználás - optimális összeköttetési feltételek (teljesítmény, stb.) beállítása - jel-tömörítési eljárás 900MHz GSM - uplink: 890,2-914,8MHz, 123 csatorna, 200 kHz-es távolság minden frekvencia-csatornában 8 időrés = 8x124=992 adatcsatorna. VLSI

217 A hálózat cellás felépítése
B C D E F G az elõfizető haladási iránya egy adott vivőfrekvencián működő cella VLSI

218 GSM adat-tömörítés rövid időszakaszban: lineáris predikció → n-edik minta p: a predikció fokszáma, αi: lineáris predikciós együtthatók (súlyok); értékük: adott jelfolyam (pl. beszédminta) jellege . Valóságos mintát összehasonlítjuk a megjósolttal, kettő különbsége = becslés hibája. A négyzetes hiba: Ennek a minimális értékét kell meghatározni ! VLSI

219 Mobil készülék blokkvázlata (RF nélkül)
Hang be Bluetooth S IM kártya ki A/D+szűrő I Q D/A+szűrő Dekódolás Viterbi HW gyorsító Kódolás GMSK Modulátor Equalizer Processzor + RAM + interface Teljesítmény GPRS LCD RF vezérlés JTAG Telep VLSI

220 900MHz-es mobil készülék kétfokozatú szuperheterodin vevő fokozata
1. keverő 2. keverő Demodulátor, processzor RF szűrő IF szűrő IF szűrő Tükör elnyomás Tükör elnyomás Antenna LNA Csatorna kiválasztás Oszcillátor Frekvencia osztó Keverék-frekvenciák: Tükörfrekvencia: kωbe± nωoszc VLSI

221 Bemeneti erősítő: Low Noise Amplifier (LNA)
Probléma: Antenna-impedancia → Rbe → gm → drain-áram → zaj ? valós, ha: L1 T1 T2 Ube+ VCC L3 L2 Fél-áramú CMOS Megoldásí. LG nMOS másik fele Rbe T1 Ube CGS fele ID LS VLSI

222 Differenciális felépítésű szabályozható erősítő
Hangolt kör Szabályozott Párhuzamos terhelés VCC VCC L8 C1 C2 L7 T8 T5 Uki+ Uki Referencia-fesz. Uref Uref T6 T7 VCC VCC Uszab Diff. Erősítő T5/T6 ill. T7/T8 L2 L5 L1 T2 L4 T4 Ube+ Ube T1 T3 L3 L6 VLSI

223 Bemeneti π-tagos kiszajú, szabályozott erősítő
VCC=2.5V L1 Rt terhelés Áram- szabályozás Uki Uszab T1 L2 Ube T2 C1=2pF C2 L3 VCC UC V1 V2 L2 L1 1,1GHz-es feszültségvezérelt (VCO) oszcillátor T1 T2 UG1 V1,V2: Változtatható kapacitások VLSI

224 Frequency Shift Keying (FSK)
idő f0 f1 VLSI

225 Minimum Shift Keying (MSK)
Q (Quadrature) Frekvencia-shift detektálás: fázis mérés I/Q jelekkel. Amplitúdó=állandó, ezért nem okoz torzítást ! Kis sávszélesség (gyors felfutások és túllövések levágása: Gauss-szűrővel szűrve a jelet: GMSK (mobilok!) I (In-phase) + 90-fázisszög = „1” - 90-fázisszög = „0” VLSI

226 I és Q-jelek a rádióadásban
90 fázistolás Szummázás Összetett RF kimeneti jel Helyi oszcillátor (vivőfrekvencia) I VLSI

227 I és Q-jelek a rádióvételben
Quadratura komponens 90 fázistolás Összetett RF bemeneti jel Helyi oszcillátor (vivőfrekvencia) In-phase komponens VLSI

228 Adás/vétel-kapcsoló Uvez Antenna R1 R2 R3 R4 C1 C2 Adás Vétel
Vétel DC táp Adás DC táp T1 T2 T3 VLSI

229 11. Számítógép hálózatok mikroáramkörei (PHY-layer)
Kódolások, Trellis-kód, Viterbi dekódoló jelút kapcsoló, Batcher-Banyan áramkör 100B-T hálózat Gigabites hálózat Bluetooth VLSI

230 Scrambler áramkör SR + Ube Uki XOR kapu Shift Regiszter VLSI

231 Kódoló áramkör + Kódolatlan n Kódolt 1-bit bitfolyam késleltetés MUX
XOR kapu Kódolatlan n n+1 + VLSI

232 Trellis kódolás sémája
Trellis szimb.: TS 2-bites szimbólumok 1/00 1/10 0/10 1/11 0/00 0/01 0/11 S00 S01 S10 S11 n-edik állapot (n+1) -edik állapot VLSI

233 Viterbi dekódoló sémája
RS (Received Symbol): 2-bites vett adat TS (Trellis Symbol): a rács adott ágához tartozó 2-bites érték BM (Branch Metric): ág mérőszám, a vett adat és a trellis szimbólum különbsége Hamming távolságban PM (Path Metric): útvonal mérőszám, az adott pontig az ág-mérőszámok összege Constraints: a ciklusok száma, amit figyelembe veszünk (pl. 9) VLSI

234 Dekódolás a Trellis rács alapján
RS-TS=11-00 Adat 1 1 1 Szimbólum 11 11 11 10 10 11 01 ? RS: Vett szimbólum 11 11 10 01 11 00 11 2 2 4 S00 00 00 X X X X 2 3 11 2 11 X 2 2 2 3 S01 X 2 2 X 01 1 32 4 X 2 S10 3 10 42 1 3 4 2 42 2 4 3 S11 X X TS RS-TS=11-11 VLSI

235 ACS (Add-Compare-Sum) egység blokksémája
Minden lehetséges ágra minden lépésben PM+BM értéket elő kell állítani (Add), Ezeket össze kell hasonlítani (Compare), és a kiválasztott eredményt hozzáadni az addigi PM-értékhez (Sum). „Túlélő ág” Komparálás Szelektálás + összeadó VLSI

236 Analóg Viterbi dekódoló
2 T10 UR pMOS áramtükör nMOS NMOS Analóg tároló UDD I2 T1 T3 T7 T4 T6 T9 T5 T8 I1 A T2 T13 1 T11 T12 T14 B VLSI

237 Analóg Trellis dekódoló mintavevő, tartó és U/I diff. áramköre
1. szimbólum beírása 1. bit tartás C1 2 1a Vdd 1 2 1a 1b 2a 2b UG1 2. szim. 2 C2 UG2 Ube+ 1b U1+ U2+ C3 1 2a C4 1 2b másik szimbólum szimultán kiírása U/I-re Trellis 1. szimbólum 1. bit beírása C1-be VLSI 1/2. bit

238 Jelút kapcsoló MUX 1 2 n vezérlõ dekóder DE dual-port RAM bemeneti
cellák kimeneti útvonal VLSI

239 Batcher-Banyan kapcsoló
. 1 2 3 4 5 6 7 bemenetek kimenetek TG a) b) be ki U kapcs c) VLSI

240 Manchester, Különbségi Manchester kód („10Base-T” hálózatok)
Bitfolyam 1 1 1 1 NRZ a) Adat Manchester b) Ellentettje Logikai 1-nél szint „marad” Különbségi Manchester c) váltás VLSI

241 MLT3 -Multi-Level Transition („100 Base-T” hálózatok)
Bitfolyam 1 +1 MLT-3 -1 „1”-re alternál, „0”-ra marad VLSI

242 Hibásan vett bitek száma Összes adott bitek száma
Szem-görbe („Eye-diagram”) - zaj - jitter Bit Error rate: BER = Hibásan vett bitek száma Összes adott bitek száma Amplitúdó Idő Névleges logikai "0' Névleges logikai "1' VLSI

243 PAM-5 modulált jel szemgörbéje
0,5V Amplitúdó Idő Pulse shaping: nagyobb intenzitású jelek csillapítva, sugárzás csökken VLSI

244 Gigabites Ethernet átvitele sodrott érpárakkal
PAM-5: 2,25 bit/ciklus 4 érpáron: 4x2,25=9bit/ciklus 8bit adat, 1bit hibajav. 54=625 kombináció, 2byte (páros/páratlan), =2x256=512 komb., maradék: hibajav, S/N. árnyékolatan sodrott érpár Tx Rx H 125Mb/s VLSI

245 Kombinált, Gigabit/s adó-vevő blokkséma
Media Independent Interface 1000BASE-T PCS  PMA MUX/DMUX PHY control DAC/ADC 10BASE-T 100BASE-TX Meghajtók, Vevők GMII, MII Interfész Hibridek PAM-5 MLT-3 Manchester- kód Külső vezérlés Media Independent Interface Régebbi rendszerek VLSI

246 Gigabit-es rendszer elemei
Media Independent Interface Adóoldali PCS DAC Meghajtók, vevők Hibridek MUX/DMUX GMII Interfész Adóoldali PMA Vevőoldali PCS Vevőoldali PMA Physical Coding Sublayer Physical Medium Attachment Transzform. VLSI

247 Gigabites Ethernet vevő blokkséma
PMA: Physical Medium Attachment PCS: Physical Coding Sublayer GMII: Gigabit Media Independent Interface Adaptív dig. szűrő vett PAM-5 jel Baseline wander corr. 5 diszkrét szint 1. Echo & áthallás elnyomás (analóg) Adaptív kiegyenlítő Vonal DC korrekció Szint- felbontó AGC 1. PMA-egység (sodrott érpár, hibridről), analóg 8-állapotú trellis dekódolás, legvalósz. szimb. 2. Delay Skew Forward error correction Vevő logika szabványos Descrambler GMII, Transceiver felé 4. Négy sodrott érpár PCS-egység, digitális Bitkeverés fordított műv. VLSI

248 PMA (Physical Media Attachment) blokk adóoldali egységei
Impulzus formáló (Partial Response Shape, PRS) Adat be 0,75 0,25 Z-1 PAM-5 JELEK 17/ 5-ös Táblázat Analóg szűrő Hibrid meghajtók Xki=0,75Xn+0,25Xn-1 VLSI

249 Tipikus impulzus visszhang görbék
1-0 átmenetre, 18 pontban (mintavétel=8ns), Távolság (mintavételi idő) és amplitúdó. Transceiver autom. tárol és eszerint kivon Tipikus impulzus visszhang görbék 2 4 6 8 10 12 18 16 14 Minták Négy jelentős reflexió -1 +1 -0,5 +0,5 VLSI

250 Mixed-mode visszhang elnyomó áramkör
Tanulási folyamat: Reflektált jel→DAC, adott stratégia szerint optimalizálás (pl. LMS,Least Mean Square)) DAC1 DAC4 Selector Kimenet Súlytényező beállítás 250 MHz adat be Vett jel Visszhang elnyomott jel Emulált visszhang m4 m1 64 x 1 bit FIFO Visszhang kioltás DA átalakítás, analóg összegzés és kivonás VLSI

251 TDx/Rx GND TX RX Ütközés Vcc Koaxiális kábel átvivő határfelület (DTE)
Adatvégződés Közegélérési egység (MAU) Gazdagép DC/DC átalakító 62 bit 2 bit 6 bájt 2 bájt 4 bájt Előhang SFD Forrás Hossz Adat FCS Célállomás címe bájt VLSI

252 vonal illesztő-tag Kétszer sodrott érpár kiegyenlítő MLT-3/Bináris
. Elválasztó transzformátor Kétszer sodrott érpár + 1 közös ér illesztő-tag közösmódusú szűrőtekercs közös (föld) vezeték vonal kiegyenlítő Bináris/MLT-3 MLT-3/Bináris visszakódoló vett jel adás-jel GND "K" Transceiver chip kódoló és meghajtó VLSI

253 A 2,4GHz-es (Bluetooth) átvitel áramkörei
Bluetooth rendszer: - WPAN Wireless Personal Area Network m - spread spectrum (káosz-elmélet) - frekvencia ugrálás (hopping) - interferencia-mentes - robot-irányítás WIFI-rendszer (USA) VLSI

254 Nagysebességű, 2,4 GHz feletti transceiverek
Soros interfész a a fotodióda és a meghajtó lézer felé (optikai illesztés külön áramkör) Órajel előállító, incl. többszörözés, ellenőrzés Deskew áramkörök Scrambler áramkörök Kódoló/dekódoló (Codec) Bit-hibaarányt (BER, Bit Error Rate) mérő ák. Szokásos adatátviteli ák., keretezés, soros/párh., etc. JTAG – Boundary Scan, I2C interfész Mikrokontroller a vezérlésre, tesztelésre és debug-ra. VLSI

255 Nagysebességű órajel-visszaállító, 2,4 GHz
Relatív sávszélesség pl. 0.01% Detektálás vesztés Referencia órajel Frekvencia ablak detektor Szűrő Feszültség-vezérelt oszcillátor Visszaállított órajel Adat Bemenet (fényszál) Fázisdetektor Visszaállított adat Jelvesztés VLSI

256 Bluetooth tranceiver blokksémája
QAM mod/demod. Csatorna kiválasztás osztó LNA Mixer Csatorna kiválasztás osztó osztó Oszcillátor Alapsávi processzálástól Teljesítmény erősítő VLSI

257 2,4 GHz-es kimenőoldali keverő (upconverter)
VCC L1 Végerősítő meghajtása URF T7 T8 T5 T6 T5-T8: keverők Local oscillátor ULO2 T4 T1 T1-T4: árammá Alakít és összead T2 T3 UIF,I UIF,Q C1 Igen Egymástól 90 fokra eltólt középfrekvenciás jelek VLSI

258 12. VLSI áramkörök tervezése

259 Tervezési eljárások összefoglalása
Rendszertervezés: célfüggvény (sebesség, fogyasztás, méret), algoritmus (pontosság, csonkítás, összevonás, stb.) t→ω transzformáció, predikció, stb. Chip tervezése: Mikroprocesszor, mikrokontroller (Neumann, Harvard) FPGA → VHDL szintézis System-on-Chip → particionálás +VHDL szintézis Sziliciumra tervezés standard cellákkal Full-custom sziliciumra tervezés, zömmel meglévő cellákkal Full-custom, alapvetően új, nagy cellákkal Cellák tervezése → SPICE Mixed-mode cellák, RF cellák → SPICE (!!) Multichip → particionálás Hibrid technológiai megoldások VLSI

260 Standard cellás tervezés
Állandó m-magasságú cellák Cellák összekapcsolása Inverter 2-bemenetű NAND D-flipflop Huzalozási csatorna 3-bemenetű NOR Standard cellák sora VLSI

261 VLSI tervezési lépések áttekintése
Rendszerszintű specifikáció Regiszter-Transzfer szintű terv Szintézis Követelmények Gyártási előírások VLSI

262 A tervezés részletei Elképzelés Specifikáció Szimuláció
Viselkedés-szintű leírás Logikai optimalizálás Regiszter-szintű leírás Layout tervezés Tervezési szabály ellenőrzés Elhelyezés és huzalozás Layout extrakció Szeletgyártás Szerelés, tokozás, mérés Behaviour level RTL level Cella-könyvtár Reuse Place and Route Design Rule Check Silicon foundry A tervezés részletei VLSI

263 Órajelek szétosztása a chipen
Központi órajel-meghajtó generátor VLSI

264 Az órajel-szétosztás áramkörei
generátor 2. meghajtó Helyi elosztó 1. meghajtó Ismétlő- erősítő VLSI

265 Tápvonalas órajel-vezetés a chipen
CLK+ CLK fémréteg Szigetelő- réteg Laterális árnyékolás VLSI

266 Repeater VCC M N CLK+ CLK CLK2+ CLK2 Meghajtó Elő-meghajtó Vevő CLK3+ T6 T5 T4 T3 T2 T1 T8 T10 T9 T7 T12 T11 K C CLK+ =0, CLK2+ =0 ill. CLK3+ =1, K=M=0, N=1. CLK2+: 0→1 N=0, T5 tölti C-t, T7 lezár; ekkor még CLK2 =1. Ha eléri T11-T12 billenési szintjét, CLK3+ =0, K=1, M=1, T10 lezár és T6 kinyit, látszólag kisütés, amíg a negált jel lefutásával CLK2 =0 lesz, K=0, T8-T10 keresztül a kapacitás telepre. VLSI

267 Deskew áramkör az órajelek szétosztásához
Finom szabályozás VCC Durva szabályozás Sel 4x Mux 2x 1x VLSI

268 Handshake t3 t2 t1 Bemeneti adat Kimeneti Request Acknowledge VLSI

269 Ön-időzítő áramkör Időzítés ki be Áram érzékelő VCC Logikai áramkör
Latch Minimális késleltetés áramkör Bemenet Kimenet VLSI

270 13. Mikroáramkörök mérése
Boundary Scan élettartam-mérések IDDQ Mérőautomaták, pinelektronika VLSI

271 1-bites Boundary-Scan mikroprocesszor
Bypass Regiszter Controller TDI TMS TCK TDO A1 B1 Boundary Scan Register, BSR 18 bit 1 bit 3 bit 8 bit Channel 1. OE*DIR OE*DIRn Control Utasítás VLSI

272 Select-DR TMS=0 Capture-DR Shift-DR Exit1-DR Pause-DR Exit2-DR Update-DR Select-IR Capture-IR Shift-IR Exit1-IR Pause-IR Ezit2-IR Update-IR Reset TMS=1 Run-Test/Idle VLSI

273 Romlási folyamat mértéke [log fdeg] 1/T [1/oK] 20 oC 180 oC VLSI

274 T2 T3 A VCC YB YA B1 B2 T1 T4 T5 T6 rövidzár IDDQ VLSI

275 Uhigh Ulow U0max U1min PIN Hiba- logika Strobe Várt adat Kiértékelés
Ablak-komparátor H L SW1 SW0 VLSI