A mikroelektronikai technológia kihívásai

Az előadások a következő témára: "A mikroelektronikai technológia kihívásai"— Előadás másolata:

1 A mikroelektronikai technológia kihívásai
Németh Ágoston

2 Bevezető A miniatürizálás távlatai Problémák rövidtávon (-2007)
Problémák hosszú távon ( )

3 ITRS (International Technology Roadmap for Semiconductors)
USA 1992 ITRS néven nemzetközi szervezet 1998 Célja: meghatározni a félvezetőipar rövid és hosszú távú szükségleteit és kutatni ezek megoldási lehetőségeit Felépítése: 12 nemzetközi munkacsoport, 800 szakértővel

4 ITRS felépítése

5 Az ITWG-k fő tématerületei
Design (D) Test (T) Process Integration, Devices and Structures (PI, D, S) Front End Process (FEP) Litography (L) Interconnect (I) Factory Integration (FI) Assembly and Packaging (A, P) Environment, Safety and Health (E, S, H) Yield Enchancement (YE) Metrology (M) Modelling and Simulation (M, S)

6 Az IC szükségletek hierarchiája

7

8 Gate-hossz változása

9 Half Pitch változása

10 RED BRICK WALL

11 Rövidtávú kihívások (-2007)

12 Rövidtávú kihívások

13 Rövidtávú kihívások Teljesítmény növelés
Mos teljesítmény és szivárgás (PI, D, S) Kis teljesítményfelvételű logikáknál (Hordozható eszközök..) fő szempont a kis szivárgási áram az akku élettartam növelése miatt Az eszköz teljesítménye ezzel összhangban nő Szivárgások: Gate szivárgás Sub-threshold és junktion szivárgás Sáv-sáv tunelezés Feladat: nagy  dilelektrikumú gate (~2005)

14 Rövidtávú kihívások Teljesítmény növelés
Nem klasszikus CMOS gyártás (PI, D, S, FEP) A gate hosszúság gyors és hozzá képest lassú gate oxid vastagság scale down körülményessé teszi a hagyományos CMOS scale down-t Új struktúrák kifejlesztésére van szükség (Dupla gate-es MOS, FinFET…) Feladat: Időzítési problémák, technológiába integrálás, minősítés (~2007)

15 Rövidtávú kihívások Teljesítmény növelés

16 Rövidtávú kihívások Teljesítmény növelés
Új gate struktúrák és anyagok (FEP) A gate hosszúság csökkentése magával kell, hogy hozza a source és drain átmenet mélységek és gate dielektrikum vastagság csökkenését, hogy a teljesítménynövekedés realizálható legyen Jelen helyzetben ez 2nm-es oxidot jelentene ami a szivárgási áram miatt nem lenne praktikus Feladat: Nagy dielektromos állandójú () anyag alkalmazása, és alternatív gate elektróda anyag bevezetése

17 Rövidtávú kihívások Teljesítmény növelés
CMOS integrálás az új memória anyagokhoz és technológiákhoz (FEP) A DRAM scaling-et meghatározza a legkisebb kapacitásérték, ami nem lehet kisebb fF-nál Kisebb területű kondenzátorok nagyobb dielektromos állandójú anyag kell. Előre látható, hogy a Silicon-Insulator-Silicon (SIS) struktúrát felváltja a Metal-Insulator-Metal (MIM) struktúra A Flash memóriáknál a beíró feszültség csökkentése a tunel oxid vékonyítását követeli meg. Ami magával hozza az emlékezet rövidülését. Ezzel együtt csökkenteni kell az inter-poly oxid vastagságát, ami megintcsak az emlékezetrövidülést okozza Feladat: új inter-poly és tunel anyagok bevezetése

18 Rövidtávú kihívások Teljesítmény növelés
CD és Leff kontroll (FEP, L) A Critical Dimension (CD) kontrollálása a gate szinten mindig is a legnagyobb kihívások közé tartozott. Új eljárásokkal már lehetőség van a rezisztben előhívott csíkszélességnél kisebb effektív gate hosszúság (Leff) kialakítására Problémát jelet a marási élek beállítása és a marási stop beállítása mielőtt a rendkívül vékony gate oxidon trenchet vágnánk

19 Rövidtávú kihívások Teljesítmény növelés
Technológia kontroll (L) A befedettség és a csíkszélesség kontrollálása is kihívást jelent. Nem eldöntött, hogy a szélesség vastagság milyen aránya ideális. A reziszt vonal érdessége, hogy a gate szélesség megfelelően kontrollálható legyen, egy polimer egység nagyságrendjébe kell, hogy essen Feladat: Teljesen új rendszerű, kompatíbilis, költségkímélő megvilágító berendezés kifejlesztése

20 Rövidtávú kihívások Teljesítmény növelés

21 Rövidtávú kihívások Teljesítmény növelés
Új eljárások és struktúrák integrálása (I) Új anyagok, eljárások és struktúrák bevezetése tovább növelik a a technológia komplexitását. A kontaktus lyukak és a barrier fém előállításakor kölcsönhatásba kerül a vezetékezés és a szigetelő réteg. Feladat: Olyan technológia kidolgozása, amely a további méretcsökkenés miatt fokozódó fém diffúziót kivédi.

22 Rövidtávú kihívások Költségkímélő gyártás
Power Management (D) A kis teljesítményfelvételű eszközök statikus áramfelvétele 10-szeresére nő technológiai csomópontonként és a nagy teljesítményű MPU disszipációja 15 éven belül 25-szörösére nő, ami a tokozás által szabott határ. Feladat: Olyan Power Management megalkotása, ami rugalmasan kapcsolja az áramkörök tápellátását, alkalmazva multi-Vt, multi-Tox, multi-Vdd megoldásokat

23 Rövidtávú kihívások Költségkímélő gyártás
Nagysebességű eszköz interfészek (T, TE) Egyike a legfőbb redblockoknak az egyre nagyobb frekvenciájú, egyre több mérőtűs tesztberendezések iránti igény Az interfész eszközöknek hasonló csíkszélességűnek és integráltságúnak kell lenni, különösen a nagyfrekvenciás differenciál I/O és analóg áramkörökben, máskülönben zaj keletkezik Feladat: Megfelelő Design-For-Test (DFT) és Design-For-Manufacturing (DFM) kifejlesztése

24 Rövidtávú kihívások Költségkímélő gyártás
Nagy integráltságú tervezés és SoCs (T, TE) A strukturált DFT megköveteli a megfelelően sok hozzáférést a különálló blokkokhoz és a Built-in Self Test (BIST) megfelelő használatához Fő probléma az RF és nagy számú zajos áramköröket tartalmazó tesztchipek alkalmazása Feladat: A teszt interfészek egyszerűsítése és lassú de folyamatos kapacitásbővítése és az analóg DFT és BIST továbbfejlesztése A DTF komplexebb tervezésével lecsökkenteni a tesztidőt

25 Rövidtávú kihívások Költségkímélő gyártás
Berendezés és R&D költségek (L) A fotolitográfia költségei a teljes gyártás költségének jelentős részét teszik ki. Megtérülése fokozható a nagyobb szeletméretek, illetve optikai (193nm és 157nm), vagy új generációs litográfia bevezetésével. Feladat: Új rezisztanyagok kifejlesztése, új lencseanyagok alkalmazása (CaF2, ArF)

26 Rövidtávú kihívások Költségkímélő gyártás
A gyártás fokozódó integráltsága (FI) A félvezetőipar gyors fejlődése és változásai és a piac igényeinek változó alakulása a gyárak nagy komplexitását, integráltságát és rugalmasságát kívánja meg. Leginkább fejlődő ágak 157nm litográfia High κ gate stack, low κ dielektrics SOI, réz vezetékezés Feladat: Fejlettebb termelésirányító rendszerek és szoftverek bevezetése, gyorsan és hatékonyan fejleszthető termelés kialakítása.

27 Rövidtávú kihívások Költségkímélő gyártás
Chip, tokozás és alapanyag szmulációs eszközök (AP) A folyamatos fejlődés, a kisebb feszültség, nagyobb teljesítménysűrűség, nagyobb frekvencia, A és D jelek integrálása a tokozás gyors fejlődését követeli meg, máskülönben a tokozás szűk keresztmetszetté válhat. Feladat: Szimulációs eszköz fejlesztése, ami figyelembe veszi az elektromos karakterisztikát, a termikus disszipációt, a feszültségeket, fizikai és környezeti kívánalmakat, és ezek alapján megfelelő tokozások tervezése

28 Rövidtávú kihívások Költségkímélő gyártás
Ellenőrzés (YE) A via és csíkszélesség csökkenéssel a hibakeresés egyre nehézkesebbé válik. A felszín alatti és ahhoz közeli hibák kiszűrése egyike a legnagyobb kihívásoknak. A kihozatal növelése érdekében a hibakeresésnek gyorsabbnak és pontosabbnak kell lenni. Feladat: Nagysebességű költségkímélő hibadetektálás kifejlesztése.

29 Rövidtávú kihívások Költségkímélő gyártás
Nem vizuális hibakeresés és gyártás és tesztorientált tervezés (YE) Az IC gyártás során sok olyan hiba is keletkezhet, ami a vizuális hibakeresés számára láthatatlan. Sok ezek közül a gyártósoron nem diagnosztizálható. Feladat: Olyan tesztelő és hibakereső berendezés építése ami az optimális kihozatalt biztosítja.

30 Rövidtávú kihívások Költségkímélő gyártás
Új eszközök időszerű bevezetése (M) Gyorsuló ütemben jelennek meg új anyagok, technológiák, mérettartományok és struktúrák. Ezek nem mindegyikét érdemes bevezetni, de fejlettebb technológiával kisebb mérettartományokban és nagyobb szeletátmérővel dolgozni kisebb egységköltséget jelent. Feladat: Rugalmasan és időszerűen bevezetni az új eljárásokat

31

32 Rövidtávú kihívások Költségkímélő gyártás
Hatékony 300mm átállás (FI) Berendezések, anyagok jobb kihasználása (FI) Anyagok és vegyszerek (ESH) Források konzerválása (ESH) Komplex struktúrák mérése (M) Maszk készítés (L)

33 Hosszú távú kihívások (2008-2016)

34 Hosszú távú kihívások

35 Hosszútávú kihívások Teljesítmény növelés
Nem CMOS eszközök bevezetése (PI, D, S) Hosszútávon a méretcsökkentés eléri a CMOS eszközök elvi alsó határát is. Ez előrevetíti annak a lehetőségét, hogy új, nem CMOS alapú eszközök jelennek meg. Feladat: A nem CMOS alapú eszközök integrálása CMOS eszközökkel.

36 Hosszútávú kihívások Teljesítmény növelés
Új generációs litográfia (L) Az optikai litográfia a 45nm-es technológiai csomópontig működhet csak. Ezután más rendszerű litográfiai lejárásokat kell bevezetni. Az extrém UV (EUV) és az elektron vetítéses litográfia (EPL) alkalmazása lehetséges, de költségeik egyenlőre nagyon magasak. Feladat: Az új generációs litográfia által megkövetelt teljesen új infrastruktúra megteremtése

37 Hosszútávú kihívások Teljesítmény növelés
Összeköttetések (I) Hagyományos összeköttetéseket a 2010-es évekre elért mérettartományokban már nem lehet alkalmazni. Itt már sem a réz, sem a kis κ-jú anyagok nem jelentenek megoldást. Feladat: Anyagkutatások és nem konvencionális huzalozástervezés szükséges. Tervezni kell az új struktúrákban az időzítésekkel és jelhosszakkal is.

38 Hosszútávú kihívások Költségkímélő gyártás
Zaj (D) A technológiai csomópontonként 20%-os tápfeszültség csökkentés a zaj problémáját kritikussá teszi ezekre az évekre. Feladat: A tervezés minden fázisára kiterjedő szimulációra és analízisre van szükség

39 Hosszútávú kihívások Költségkímélő gyártás
Hibatűrő tervezés (D) A megengedhető hibák száma a tranzisztor méretcsökkenésével és a bonyolultság növekedésével csökken. Feladat: self-correcting/self-repairing áramkörök és on-chip újrakonfigurálás lehetőségének megteremtése

40 Hosszútávú kihívások Költségkímélő gyártás
Alapanyag 300mm felett (FEP) A szeletátmérő az eddigi hagyományok szerint 1,5-szeresére változott, míg a terület 2,25-szörösére. Ez a most alkalmazott 300mm-es szeletekhez képest a 450mm-es szeletek bevezetését követelné meg. Nem egyértelmű még, hogy a hagyományos Czochralski húzással előállítható e ekkora méret. Feladat: Megtalálni a módját a 450mm-es szeletek előállításának

41 Hosszútávú kihívások Költségkímélő gyártás

42 Hosszútávú kihívások Költségkímélő gyártás
Roncsolásmentes mérések (M) A felületi töltések és az elektronsugár az elektronsugaras képalkotásnál károsan hatnak kölcsön. A 3D struktúrák és kritikus méretek mérésére egyre inkább szükség van Feladat: roncsolásmentes mérési és minősítési eljárások kidolgozása

43 Hosszútávú kihívások Költségkímélő gyártás
CMOS szimuláció (MS) Az eszközök zsugorodása a szimulációnál figyelembe veendő fizikai és kémiai hatások számát megnöveli. Feladat: Mindenre kiterjedő modell felállítása (atomi erők, hibrid quantum eszközök (2D/3D) leírása…)

44 Hosszútávú kihívások Költségkímélő gyártás
Bulk CMOS és 450mm gyártási paradigmák (FI) Vegyi- és alapanyag menedzsment (ESH) Új anyagok és eszközök integrálhatóságának modellezése(YE)

45