FPGA-n implementált, sztochasztikus bitfolyam alapú programozható neurális hálózat Rák Ádám Konzulens: Cserey György, Ph.D. 2007 OTDK előadás, kiegészített.

Az előadások a következő témára: "FPGA-n implementált, sztochasztikus bitfolyam alapú programozható neurális hálózat Rák Ádám Konzulens: Cserey György, Ph.D. 2007 OTDK előadás, kiegészített."— Előadás másolata:

1 FPGA-n implementált, sztochasztikus bitfolyam alapú programozható neurális hálózat Rák Ádám Konzulens: Cserey György, Ph.D. 2007 OTDK előadás, kiegészített verzió 2007 eKut PPKE Információs Technológiai Kar

2 Miről lesz szó? ● Bevezető ● Az FPGA-ák működése ● A sztochasztikus bitfolyam ● Neurális hálózatok ● Megvalósítás ● Szimuláció ● Mérés ● Összegzés ● STCNN

3 Motiváció ● Szabályzási feladatot szeretnék megvalósítani robotlábon ● Kis késleltetésü beavatkozás szükséges ● Hogyan tudnánk ideghálót egyszerűen hardverben megvalósítani? ● A mikrovezérlők túl lassúak erre a feladatra, céleszköz szükséges

4 FPGA működése Logikai blokk Huzalozó

5 Sztochasztikus bitfolyam Véletlen bitfolyam Szorzás: ÉS kapu hatása a várható értékre VAGY kapu hatása a várható értékre

6 Sztochasztikus bitfolyam Összeadás közelítése Közelítő összeadó egyenlete

7 Összeadás közelítése A közelítés működik, a „zavar” tagok magasabb hatványon vannak, de túl sok alkatrész A+B „A + B”

8 Neurális hálózatok Előrecsatolt topológia Minden mindennel kapcsolat Idegsejt modell

9 Megvalósítás idegsejt Idegsejt modell

10 Megvalósítás referencia értékek Pszeudo véletlen bitfolyam generátor Referencia bitfolyam generátor E = 0.5

11 Megvalósítás szinapszis Súlyozó logika Implementált programozható súly

12 Megvalósítás hálózat A megvalósított három neuronos idegháló B1B2B3 C A A: Programozó logika B: Neuronok C: Szinapszis mátrix

13 Szimuláció 10 idegsejtes hálózat Oszcilláció stimuláció hatására (alapjelenség) Autonóm oszcilláció

14 Mérés Sztochasztikus viselkedésTelítődés

15 Mérés Egymást követő láncbakötött idegsejtek Sztochasztikus viselkedés Késleltetés 3 E=0.5 2 E<0.5 Külső inger (E=1) 1 E<0.5

16 Összegzés ● Sztochasztikus ideghálózatot sikerült implementálni FPGA- án ● Szimulációnak megfelelően viselkedik a hálózat ● Képes többféleképpen oszcillálni, mozgásminták generálására is lehet használni ● Bizonyos idegsejt (és súly) számig bővíthető, FPGA blokkszámától függően ● A biztonságos működési frekvenciának akár kétszeresével is képes működni

17 STCNN (STochastic-bitstream Cellular Neural Network) RNG & AIC LCCU LMLM STCNN nucleus (LUTs) FSM