MIKROELEKTRONIKA, VIEEA306 IC tervezés: tervezési szabályok, előre tervezés, ill. gyárás, a design flow, MPW gyártás http://www.eet.bme.hu/~poppe/miel/hu/17-ICtervezes2.ppt

Mikroelektronikai CAD elemei Optimalizálás Fizikai eszközszimuláció Technológiai szimuláció eszközparaméterek tervezési szabályok Viselkedési leírás Specifikáció VHDL-ben vagy Verilog-ban Rendszer szimuláció Rendszer szintű tervezés Struktúrális leírás Sémaeditor Logikai szimuláció Szintézis Logikai tervezés Layout generálás Layout leírás Layout editor Áramkörszimuláció időzítési paraméterek Tranzisztor szintű tervezés Absztrakciós szint: Reprezentáció: Szimulátor: 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Tervezőrendszerek elemei Áramkörbevitel HDL (Verilog, VHDL) viselkedési leírás (Verilog, VHDL, SystemC) strukturális leírás (Verilog, VHDL) Grafikus megadás (strukturális) Szimuláció (minden absztrakciós szinten) rendszer, kapu szintű logikai, áramköri megjelenítő eszközök koncepcionális tervezés, fizikai tervek ellenőrzése Magas szintű szintézis Layout szintézis Minden absztrakciós szinten: a terv adott reprezentációja – adatbázisok 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Technológia-függetlenség A felsorolt elemek nem utalnak semmiféle realizációs módszerre! Ez miért lehetséges? IC technológák tervezése - alkalmazás tervezés: élesen szétválasztva. Kapocs közöttük: terevezési szabályok, eszközparaméterek. Ennek milyen következményei vannak? Nyílt tervezőrendszerek lehetségesek (ugyanaz a szoftver teteszőleges technológiára, realizációs módra, pl. Mentor Graphics IC-re, FPGA-ra). A digitális IC tervezéséhez nem kellenek mély mikroelektronikai ismeretek. (Az analóghoz azonban igen.) 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Tervezési szabályok A layout kialakítására vonatkozó egyszerű geometriai szabályok A technológia felbontóképességétől (csíkszélesség, MFS) függenek Ilyenek pl.: különböző maszkokon kialakítható alakzatok minimális mértei azonos, ill. különböző maszkokon elhelyezkedő alakzatok közötti távolságok, kötelező átfedések, stb. 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

-ás tervezési szabályok -ás szabályok: = 2(technológia felbontóképessége, MFS) A szabályokat  egységekben adják meg, a layout alakzatok is ilyen ala-praszterra illeszkednek. Előny: kisebb csíkszélességű technológiára könnyen portolható egy -ás layout, mert csak  értékét kell átírni. 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Tipikus -ás tervezési szabályok aktív terület (diff.csík) szélessége: 2 aktívok távolsága: 3 (kiürített réteg miatt) poli-Si: csíkszélesség, távolság: 2 fémezés csíkok szélessége, távolsága: 3 (oxidlépcsők miatt) 2 3 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Tipikus -ás tervezési szabályok kontaktus ablakok mérete: 2 kontaktus - fémezés távolsága:  gate átlapolás aktív fölött, stb.  2 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Az IC tervezés folyamata Specifikációk Előre gyártottság, előre tervezettség A design flow fogalma – standard cellás tervezés példáján bemutatva Hierarchikus tervezés (top-down, bottom-up) Globális layout: floorplan 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Specifikáció – a tervezés első része Műszaki specifikáció (globálisan) Mi az a funkció, amit elektronikusan meg szeretnénk oldani? (Pl. modellvasút digitális vezérlése) Rendszermodell készítése pl. UML-ben Gazdasági specifikáció Milyen termékben kerül felhasználásra a rendszer? Mekkora a terméken belüli költséghányada? Vanak-e költségkorlátok? Pl. zsebkalkulátor – a költség legnagyobb része a ház, billentyűzet, kijelző Egyéb szempontok ne legyen másolható (pl. katonai elektronika vagy egyéb nagy hozzáadott értékű rendszer) 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Specifikáció – a tervezés első része Egyéb szempontok (folytatás) kis helyen elférjen (lásd modellvasút példa - a dekóder férjen be pl. egy N-es mozdonyba is) kis fogyasztású legyen: telepes üzem – lásd laptop, mobil (low power design) kis tápfeszültségről (pl. 1.5V) is menjen (low voltage design) versenyképesség time-to-market technológiai előny kiszolgáltatottság pl. FPGA-s terv – meddig kapható az adott FPGA? az ún. 2nd sourcing kérdése Szabványok pl. aerospace alkalmazásnál volatilis eszköz nem lehet 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Specifikáció rögzítése Annak eldöntése, mi legyen analóg, mi legyen digitális Pl. modellvasút-vezérlés: 1 digitális IC – sokféle analóg környezet  különböző funkciók mozdony dekóder, váltó dekóder, jelző dekóder Digitális rendszerkomponenseknél: HW-SW együttes tervezés, majd partícionálás (megint különböző költségfüggvények figyelembevételével) Digitális HW főbb rendszerparamétereinek optimalizálása, pl. adat- és címbuszok mérete, memóriák méretezése, stb. 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Specifikáció rögzítése 2 A nagyobb HW komponensek specifikációját univerzálisan rögzítjük – HDL-ben leírjuk viselkedési leírást készítünk – a realizációs módtól ez teljesen független Ez az adott komponens műszaki specifikációjának egzakt rögzítése Ez formális verifikációra alkalmas: Valóban azt csinálja, amit elképzeltünk? ebből struktúrális leírást készíthetünk (kézzel vagy szintézissel) – ez még mindig független lehet a végső realizációs módtól majd megadjuk, hogy hogy kell tesztelni az adott modult (test bench készítése – ez a stimulusok leírása logikai szimuláció számára) Pl. a US DoD is ezeket igényli, VHDL-ben Az IP megvalósítási módtól függetlenül van leírva 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Realizációs módot választunk Mi befolyásolja? Tapasztalat: Mihez értenek a szóba jöhető tervezők? Rendelkezésre álló tervező eszközök Nem műszaki jellegű szempontok: pénz- és időkorlátok, copy-safe megvalósítás, darabszám kontrol, versenyképesség, stb. Pl. : gyorsan kell egy "deszkamodell" – FPGA 100 ezres darabszámú sorozat várható – egyedi IC 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Példa: jelfeldolgozás   S&H A/D A() D/A A() tisztán analóg megvalósítása vagy digitális szűrés: A()-ból annak Z-transzformáltja késleltetők szorzók összeadók Realizációs mód választása DSP + szoftver flexibilis, könnyű más átviteli karakterisztikát kialakítani nem copy-safe, illékony, esetlegesen bonyolult környezet célhardver: késleltetés – shift regiszter, összeadó/szorzó – kombinációs hálózat FPGA – ez is újraprogramozható egyedi IC – örökre rögzített architektúra Teljesen automatizálható tervezési folyamat 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Példa: jelfeldolgozás A()  Z(n) – automatikus Z(n)  részegységek – automatikus vagy digitális szűrés: A()-ból annak Z-transzformáltja késleltetők szorzók összeadók Realizációs mód választása DSP + szoftver flexibilis, könnyű más átviteli karakterisztikát kialakítani nem copy-safe, illékony, esetlegesen bonyolult környezet célhardver: késleltetés – shift regiszter, összeadó/szorzó – kombinációs hálózat FPGA – ez is újraprogramozható egyedi IC (örökre rögzített architektúra) itt is van még további választási lehetőség elemmátrix áramkör standard cellás áramkör 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Előre gyártottság – kisebb költség Általános elv a modern iparban a végtermék gyors előállítására (lásd pl. építőipar – panellakások), Az 1 példányra jutó NRE költség csökkentése Mikroelektronikában: minél több dolgot készítsünk el előre előregyártottság Si szelet szintjén: a teljes technológián végigment a szelet, egy utolsó fémezés maszk kivételével előre kialakított elemek (tranzisztorok vagy teljes alapkapuk) mátrix elrendezésben – elemmátrix áramkörök MOS tranzisztorok – ULA (uncomitted logic array), nMOS-ban kapuk – gate array – GA, CMOS-ban is végső áramkör: a mátrixban található elemek összeköttetésének kialakításával az utolsó fémezési maszk segítségével gond: elemkihasználtság, költség, átfutási idő – ma már nem divatos teljesen előre legyártott, tokozott IC programozható eszközök: CTRL-er, DSP, PLA, EPROM, FPGA (field programmable GA) költséghatékony és igen flexibilis megoldások Ma az FPGA egyre dominánsabb a cél IC-kkel szemben, mert a maszkgyártás és Si-megmunkálás nagyon drága a mai technológiákkal 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Klasszikus gate array programozása Progarmozó maszk: Alk. sűrűség Ár olcsó csak fémezés maszk fémezés + kontaktusok fém + kont. + diffúziós réteg ... full custom nagy 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Előre tervezettség – kisebb költség Nem érdemes a kapuk, tárolók, regiszterek, multiplexerek, interfész áramkörök tervezésével időt tölteni ezek logikailag minden (CMOS) technológia esetében egyformák (pálcikai diagramos layout-juk is egyforma) nagyon gyakran kellenek, nem egyediek Tervezzük meg őket előre, szabványosítsuk őket  standard cellák "Standard cellák" általános értelemben minden megvalósítási módnál léteznek A tervezés költsége csökkenthető 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

"Standard cellák" Hardverben Szoftverben NYÁK: katalógus IC-k (lásd SN sorozat, egyebek) FPGA: előre elkészített kódok gate array: előre összekötött áramköri részek fémezés maszk részleteken standard cellás IC: maguk a cellák – egyes kapuk teljes, kész layout-jai full custom IC: a teljes layout nem egyedi, használ standard cellákat, vagy beágyazott nagy blokkokat: RAM, ROM, layout-ban adott IP blokkok, stb. Szoftverben könyvtári rutinok (pl. C könyvtárakban – math.h, stb) C++ osztályok (class library-kben) IP blokkok: HDL-ben, akár layout szintig tetszőleges technológiára szintetizálható módon leírt kész, magasszinten adott áramköri blokkok IP == intellectual property (szellemi tulajdon) Akár pl. teljes mikrokontroller magok is hozzáférhetők az ún. IP brókereknél HDL-ben. Ezek aztán pl. IC-re vagy FPGA-ra szintetizálhatóak. 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Standard cellák szűkebb értelemben Monolitikus IC-k tervezésénél használatos alap "építőkövek" alapkapuk összetettebb logikai funkciók Előre megtervezett hibátlan layout, teljesen letesztelt működés kötöttségek a layout kialakításában rögzített magasság (de variábilis szélesség) jelvezetékek csatlakozó pontjai: adott raszter mentén VDD és GND hozzáférés: kötött pozícióban ezek a layout kötöttségek a fizikai IC tervezést végző, automatikus CAD programok működését segítik elő 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Összehasonlítás 1. 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Összehasonlítás 2. Ár Gate array Std. cellás Full custom NYÁK 103 104 106 db 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Standard cellás tervezés cellakönyvtár könyvtáron belül minden cellára geometrai kötöttségek: azonos magasság (tetszőleges szélesség), tápfesz. és föld sinek azonos helyen, jelvezetékek csak adott griden, cellák alján vagy tetején szabályos chip layout: cellasorok, huzalozási csatornák 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Standard áramköri cellák A korábban bemutatott CMOS inverter layout makro is a standard cellás tervezéshez szükséges konvenciók szerint lett kialakítva: Tápvezeték pinek out out nMOS D S G pMOS Jelvezeték pinek GND VDD in in Cella layout makro körvonala 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Standard áramköri cellák Layout szinten elegendő csak a pinekkel ellátott körvonalrajzra hivatkozni: !GND !VDD out out INV in in !GND !VDD 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Standard áramköri cellák 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Standard cellák egy sorban: VDD GND 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Standard cellás IC: Cellasor huzalozási csatorna 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Egy standard cellás áramkör: 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Cellakönyvtár tartalma: előre tervezett logikai részáramkörök, teljesen letesztelt funkció grafikus szimbólum (sémaeditorhoz) szimulációs modell, időzítési adatok (logikai szimulációhoz), részletes cella layout vagy körvonalrajzolat prototípus a rendszer hardverleíró nyelvén tipikus elemek: kapuk, tárolók, MUX, DMX, SNxxx, számlálók, stb. 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

A design flow fogalma Adott tervezőrendszerben, adott stílusú tervezés (pl. standard cellás) esetén bejárandó tervezési útvonal: mely programok, milyen sorrendben használandók. Előírt program-használati sorrend Kötelezően előállítandó file-ok (reprezentációk vagy view-k) Ezek konzisztens volta 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Standard cellás design flow 1 Áramkörbevitel: sémaeditor HDL makrocellák / generált elemek (pl. RAM, ROM blokkok) Funkcionális tesztelés logikai szimulációval (pre-layout) Szimulációs eredmények rendben? Fizikai tervezés: floorplan részletes layout tok - bondolás Funkcionális tesztelés logikai szimulációval (post-layout): jelvezetékek késleltetése, min/nom/max (szórás), skew (jelváltozási meredekségre való érz.) Stimulus leírás rendben? Stimulus file javítása igen nem nem  2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Standard cellás design flow 2 Gyártáselőkészítés: logikai szimuláció IC teszteléshez adminisztratív teendők (pl. azonosítók) Minden rendben? igen Visszalépés a megflelő, korábbi tervezési fázisba Nem  Ellenőrzések. Pl.: pad ring (tappancsgyűrű) rendben? Fan-in / fan-out viszonyok rendben? FF-ok időzítési kötöttségei rendben? Min/nom/max végzett szimulációk lényegében egyeznek? Skew érzékenység rendben? Layout DRC rendben? Konzisztencia ellenőrzése: Kötelező lépések megtörténtek? Sorrend? Sikeresség? Kötelező file-ok megvannak? Frissességi sorrend? nem   Megfelelő file-ok összeszedése, elküldése 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Gyártásba küldendő file-ok Áramkörleírás Részletes layout terv Tesztelés leírása (teszt vektorok és a hozzájuk tartozó helyes válaszok) Tokozási, bondolási információ Adminisztratív azonosítók 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Tervezési módszertanok Top-down design: A bonyolultabb rendszer tervezése felől haladunk az egyszerűbb felé: folyamatosan részekre bontjuk a feladatot. Meddig? Amíg olyan funkcióba nem ütközünk, ami megvan pl. cellakönyvtári elemként vagy bármilyen más, az adott realizációs módban létező alapelemként. A HDL-en (Verilog, VHDL, SystemC) történő tervezés ezt nagyban támogatja. 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Tervezési módszertanok Top-down design: Viselkedési leírás Particionálás: részáramkörök definiálása viselkedési leírásukkal Részáramkörök viselkedési leírásának tesztelése szimulációval Struktúrális leírás készítése a részáramkörök felhasználásával Egyezés? Szimuláció Szimuláció Ha sikeres volt a particionálás, folytatjuk a részáramkörökkel ugyanezt... 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Tervezési módszertanok Bottom-up design: Alapelemekből (cellakönyvtári elemekből) részáramköröket rakunk össze. Ezekből újabb, bonyolultabb részáramköröket rakunk össze, stb. Meddig? Amíg meg nem valósítottuk a specifikált áramkört. Hierarchikus áramkörleírás készül (minden esetben) 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Hierarchikus áramkörleírás Top level design: core tappancsok Core: A_funkció + B_funkció A_funkció: AA_funkció + AB_funkció B_funkció: BA_funkció + BB_funkció AA_funkció Cellakönyvtári elem Cellakönyvtári elem Cellakönyvtári elem 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Hierarchikus áramkörleírás Output cellák 4-ből 16-os dekóder: top level design Input cellák Áramköri mag (core) Táp tappancsok 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Hierarchikus áramkörleírás 4-ből 16-os dekóder: top level design Áramköri mag (core) 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Hierarchikus áramkörleírás 2ből 4-es dekóder, buszos 4-ből 16-os dekóder core 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Hierarchikus áramkörleírás dec2to4 2-ből 4-es dekóder, buszos 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Hierarchikus áramkörleírás Cellakönyvtári elemek: inv, nand Hierarchia legalja 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Áramkörkifejtés A hierrachikus áramkörleírás lebontását a hierarchia kifejtésének nevezzük: A top level design-ból kiindulva behelyettesítjük a hivatkozott részáramkörök struktúrális leírását Rekurzíve folytatjuk, addig, amíg már csak cella hivatkozásokat nem tartalmaz a leírás. A hierarchiától megfosztott áramkörleírást kifejtett áramkörleírásnak hívjuk. Angolul ez a flat design Áramkörkifejtés = design flattening 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Áramköri hierarchia-kifejtő program Áramkörkifejtés Áramkörkifejtés = design flattening Top level design Részáramkörök Cella szintű funkciók Hierarchikus design Hierarchia szintek Áramköri hierarchia-kifejtő program Cellák Flat design 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Layout előállítása Kifejtett áramkörleírás  Floorplan core kialakítása tappancsgyűrű kialakítása (pad limited, core limited) cellák elhelyezése Globális huzalozás huzalozási csatornák kialakítása föld és táp ellátás (supply tree) esetleg órajel szétosztás külön Részletes huzalozás DRC – tervezési szabályellenőrzés 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Az ún. floorplan Ez az IC layout globális alaprajza. A főbb blokkok helyét jelöljük ki rajta tappancs gyűrű (pad ring) I/O cellákkal áramköri mag (core) és sarok cellákkal Gyakran kézi munkát igényel a rendbetétele 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Az ún. floorplan Az Intel Pentium processzor optikai mikroszkóppal készült fotoján a layout részletei nem látszanak, de a floorplan jól felismerhető. 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

A floorplan kialakítása Példa: Cadence Opus Floorplan a még el nem helyezett tappancsokkal és standard cellákkal, de már szétválogatva 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

A floorplan kialakítása Tappancsgyűrű kialakítása, pl. egy ún. floorplan file kézi szerkesztésével Sarok cellák hozzáadása 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

A floorplan kialakítása Kiegyenlítés után a kész floorplan: 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Következő lépés: place & route Huzalozási csatornák generálása Globális vezetékezés Részletes vezetékezés Hiba is lehet ERC: electric rule checking DRC: design rule checking 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

DRC: tervezési szabály-ellenőrzés A layout "szintaktikai" ellenőrzése Kézzel készített (full custom) layout esetén kötelező Géppel készített layout esetén sokszor ajánlott Néhány jellegzetes ellenőrző műveletre szemléltető példa: WIDTH(A) < 0.5 Az A réteg minden olyan alakzatát szolgáltatja, amely keskenyebb 0.5 egységnél SPACING(A,B) < 0.5 Az A és B réteg minden olyan alakzat-párosát szolgáltatja, amelyek távolsága 0.5 egységnél kisebb 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Layout makrok - egyre jobban kifejtve: A layout is hierachikus, de ez nem design hierarchia, hanem a layout makrok hierarchiája Level 1: két makrohívás (áramköri mag, tappancsgyűrű) 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Layout makrok - egyre jobban kifejtve: Level 2: tappancsgyűrű részekre osztva 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Layout makrok - egyre jobban kifejtve: Level 3: tappancsgyűrű tovább osztva, huzalozási csatornák, cellasorok 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Layout makrok - egyre jobban kifejtve: Level 4: tapapancs cellák és standard cellák makrohivásai 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Layout makrok - egyre jobban kifejtve: Level 5 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Layout makrok - egyre jobban kifejtve: Level 6 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Layout makrok - egyre jobban kifejtve: Level 7: teljesen kifejtett makrok 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Layout makrok - egyre jobban kifejtve: Level 4: tranzisztorok, kontaktusok még makrohívással 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Layout makrok - egyre jobban kifejtve: Level 6: standard cellák, kontaktusok teljesen kifejtve 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Automatikus tervezés folyamata: Rendszerszintű leírás Specifikáció SystemC-ben HW-SW co-design Rendszer szimuláció Rendszer szintű tervezés Magasszintű szintézis időzítési paraméterek Absztrakciós szint: Reprezentáció: Szimulátor: Viselkedési leírás Specifikáció VHDL-ben vagy Verilog-ban Funkcionális tesztelés Struktúrális/logikai leírás VHDL-ben vagy Verilog-ban Logikai szimuláció Mapping és layoutgenerálás Logikai tervezés Fizikai terv (layout) Időzítési adatok kinyerése Tranzisztor szintű tervezés A tervezési munka itt koncentrálódik 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

MPW gyártás 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Példa: MPW tervezés és gyártás Szereplők: IC gyár - silicon foundry (pl. ST, AMS, Philips, ...) Szoftverház - EDA vendor (pl. Cadence, Mentor, ...) Tokozó üzem MPW szolgáltató - silicon broker (pl. EUROPRACTICE, CMP, MOSIS) Végfelhasználó, aki egyben tervező is (pl. mi) MPW gyártás = Multi-Project Wafer 1 Si szeleten 10-15 chip, gyártási alkalmak (run-ok): 2-3 havonta átfutás: layout beküldésétől tokozott chip-ig: 2-3 hónap költségmegosztás, területarányos fizetés Pl.: 250 EUR/mm2, 4 mm2  1000 EUR + 100 EUR tokozás 5 tokozott chip, 10 tokozatlan chip (66 EUR/chip) tipikus felhasználás: prototípus gyártás small volume production: pl. 5-6 szelet 1 chip-pel 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Példa: MPW tervezés és gyártás MPW szolgáltató Tervező 2 Tervező 3 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Példa: MPW tervezés és gyártás Tervezési szabályok, eszközparaméterek, cellakönyvtár IC gyár Chip layout-ok egyesítve Si szelet 10-15 áramkörrel Tervező szoftver, design kit Tervező és felhasználó Tokozó üzem Tokozott IC-k MPW szolgáltató Chip layout Tokozott IC Pucér chip-ek Tervező szoftver EDA vendor 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008

Példa: MPW tervezés és gyártás 2008-11-21 IC tervezés 2: Tervezési szabályok, tervező rendszerek, MPW © Poppe András, BME-EET 2008