Cim Design flow, production flow, maszkok, technológia Tervezési szabályok, lambda. Pálcika diagram, alap layoutok Layout tervezés, P&R
Amit az ábra nem tükröz hierarchikus jelleg több iteráció áramköri megközelítés (St cella, gate array stb.)
TOP DOWN UP BOTTOM nagyobb elemek felbontása kisebb részekre - szimuláció - fizikai megvalósítás Tervezés Funkcionális leírás (viselkedés) Strukturális ” Fázisregiszteres ”
Inverter layout
Proc1
Proc2
1
2
LOCOS Így nem
LOCOS
3
4 Etch thin oxide
4
4
5 p
6
7
Inv keresztmetszet
5 Mask 1 Mask 2
4 Mask 3
3 Mask 4
2 Mask 5
1 Mask 6
Mask 7
CMOS gate array
NOR A B Y VDD VSS Metal 2
A B VDD VSS NAND Y Metal 2
A VDD VSS Inverter Y Metal 2
NMOS technológia UNITS=MICRONS, GRID=1.0; NEWGOUP INVER; POLY(1) S,4,4:48,40,-16,-8,-24,32,8,16,-16,80; RECT(3) 0,20:56,8; POLY(3) S,0,40:32,28,8,16,-16,-20,-24,-24;.... RECT(5) 0,6:56,10; RECT(5) 0,70:56,10; ENDGROUP;.... GROUP INVER,10,10,0;.... FINISH; T2T2 T1T1 W2W2 W1W1 L1L1 L2L2
1 réteges szabályok Aktív PoliSi Fém Kontaktus
2 réteges szabályok Kontaktus Tranzisztor
kapukkal tranzisztorokkal standard cellaként layouttal topológiával Egy áramkör megadható
Egy tranzisztor területe kb. 3-szorosa a gate területének UL βUL β
= 0 Minimálinverter (minimális területű)
Órajellel szinkronizált S-R tároló
B A