Monolit technika MOS technológia Mizsei János Hodossy Sándor BME-EET 2006-2013.

Az előadások a következő témára: "Monolit technika MOS technológia Mizsei János Hodossy Sándor BME-EET 2006-2013."— Előadás másolata:

1 Monolit technika MOS technológia Mizsei János Hodossy Sándor BME-EET 2006-2013

2 2 MOS technológia Régen a bipoláristól teljesen eltérő technológia volt Az nMOS, pMOS áramkörök aránylag kis helyigényűek, de van statikus állapotban fogyasztásuk (pl: kiürítéses inverter) CMOS áramkörök nagyobb helyigényűek, de kicsi statikus állapotukban a fogyasztásuk (pl: CMOS inverter)

3 3 (NMOS) Kiürítéses terhelésű inverter I. (a) az inverter felülnézeti képe (b) az inverter aktív területe (c) a fotomaszk (d) a szelet „alapfelépítése”: –p szubsztrát –SiO 2 vékony tapadási réteg –Si 3 N 4 réteg (maszkolni) –fotoreziszt réteg (megvilágitva)  1. maszk

4 4 (a) Előhívás (b) Si 3 N 4 lemaratása (c) Fotoreziszt eltávolítása Kiürítéses terhelésű inverter II.

5 5 (a) p+ diffúzió (csatorna-stop)  1. maszk (Si 3 N 4 ) (b) Oxidáció (SiO 2 vastag) (Si 3 N 4 itt is maszkol) (c) Si 3 N 4 lemarás Kiürítéses terhelésű inverter III.

6 6 Kiürítéses terhelésű inverter IV. n+ ionimplantáció ionimplantáció hideg technológia, ezért maszknak jó a fotoreziszt is (az egész felületre kell maszk, mert az ionimplantáció során az SiO 2 nem maszkol!) 2. maszk

7 7 Kiürítéses terhelésű inverter V. Gate-oxid növesztés Gate-oxid nagyon vékony! (`ma`<10nm)

8 8 Kiürítéses terhelésű inverter VI. PolySi leválasztás (gate) Van itt egy rejtett polySi - n+ kontaktus is! 3. maszk

9 9 Kiürítéses terhelésű inverter VII. n+ diffúzió (S, D) 4. maszk CVD SiO 2 réteg leválasztás (hogy a diffúziós profilok ne mozduljanak el)

10 10 Kiürítéses terhelésű inverter VIII. Kontaktus ablakok nyitása 5. maszk

11 11 Kiürítéses terhelésű inverter IX. Fémezés 6. maszk

12 12 Kiürítéses terhelésű inverter X. A kész inverter

13 13 CMOS inverter I. A szelet alapállapota: –n- szubsztrát –vékony SiO 2 tapadási réteg –fotoreziszt (megvilágítva) (a) p++ implantáció  1. maszk (b) Oxidálás (vastag SiO 2 ), és p++ behajtása  p+ lesz (c) Oxid lemarása (d) n+ ionimplantáció  2. maszk (fotoreziszt) (e) fotoreziszt eltávolítása, Si 3 N 4 felvitele (f) p+ diffúzió  3. maszk (Si 3 N 4 ) (g) n-zseb lesz az n+-ból, és p-zseb a p++-ból, SiO 2 szigetek kialakítása

14 14 CMOS inverter II. (a) Gate oxid kialakítása (b) PolySi leválasztás  4. maszk (c) n+ implantáció  5. maszk (fotoreziszt) (d) alacsony hőmérsékletű oxidnövesztés (LTO) (e) Oxid lemarása  Sidewall oxid kialakul  polySi-t megtámasztja

15 15 CMOS inverter III. (a) Oxidálás (b) újra n+ implantáció  DDD (double doped drain) Enélkül a drain-ben kis kiürített réteg alakulna ki, ami miatt nagy lenne ott a térerő, ami forró elektronokat keltene, amiknek a gate-oxidba történő „beülése” a VT eltolódását okozná.  6. maszk (kontaktuskivezetés a bulknál is) (c) p+ implantáció  6. maszk (kontaktuskivezetés a bulknál is) (d) LTO (vastag SiO 2 leválasztás)  A sarkokat legörbíti, enélkül a fémezés megtörhet a sarkoknál

16 16 CMOS inverter IV. (a) kontaktusablaknyitás  7. maszk (b) 1. fémezés  8. maszk (c) vastag oxid leválasztás, és fotoreziszt felvitel  sima felület kialakítása

17 17 CMOS inverter V. (a) fotoreziszt lemarása  SiO 2 porózus lesz (b) SiO 2 védőréteg kialakítása  nem porózus (c) Kontaktusablak nyitás, és 2. fémezés  9., 10. maszk A kétszintű fémezés, a táp, és a földvezetékek védelmét szolgálja

18 18 CMOS inverter VI. A kész inverter source

19 19 „Advanced bipolar transistor” Bipoláris tranzisztor kialakítása lokális oxidációs technológiával A következő képek egy laterális pnp és egy npn tranzisztor együttes kialakítási lépéseit tárgyalják Ha a laterális pnp tranzisztor helyére CMOS invertert alakítanak ki, akkor BiCMOS-t kapunk, mely a CMOS kis fogyasztását, és a bipoláris tranzisztor gyorsaságát integrálja egybe.

20 20 Advanced bipolar transistor I. (a) vastag oxid növesztése p szubsztrátra (b) oxidmarás fotomaszkja (c) n+ diffúzió  1. maszk (n+ lesz az eltemetett réteg) (d) vékony oxidnövesztés, behajtás (e) oxid lemarása (f) n epitaxiális réteg kialakítása

21 21 Advanced bipolar transistor II. (a) vékony SiO 2 és Si 3 N 4 felvitel (b) plazmamaró maszk (Si 3 N 4 ) (c) Si 3 N 4 kimarása plazmamaratással  2. maszk (d) n epitaxiális réteg kimarása plazmamaratással (e) p+ diffúzió

22 22 Advanced bipolar transistor III. (a) oxidnövesztés eleje  p+-ba az oxid „bele eszi magát”  megnyomja a p+ réteget (b) oxidnövesztés vége  ahol nincs n+ eltemetett réteg, ott p+ izolációs oszlop jön létre, ahol van, ott a p+ réteg kiürített réteget alakít ki, ami a SiO 2 pozitív töltései által kelthető inverziós réteg kialakulását akadályozza meg (csatorna stop) (c) Si 3 N 4 lemarása (d) n+ ionimplantációhoz fotomaszk (e) n+ ionimplantáció  3. maszk Nem kellenek nagy kiürített rétegek

23 23 Advanced bipolar transistor IV. (a) oxidnövesztés (b) p+ ionimplantációhoz fotomaszk (c) p+ ionimplantáció (a vékony oxid ionimplantáció ellen nem maszkol!)  4. maszk (d) oxidmaratás fotomaszkja (e) új fotoreziszt felvitele, és az oxid lemarása  5. maszk

24 24 Advanced bipolar transistor V. (a) n+ ionimplantáció fotomaszk (b) n+ ionimplantáció  6. maszk (c) fémezés maszkja (d) fémezés  7. maszk A fémezés során az elillesztés elleni védelmet ad a SiO 2 szigetelés Laterális pnp tranzisztor npn tranzisztor