Az előadás letöltése folymat van. Kérjük, várjon

Az előadás letöltése folymat van. Kérjük, várjon

Digitális technika VI.) Memóriák, memória szervezés.

Hasonló előadás


Az előadások a következő témára: "Digitális technika VI.) Memóriák, memória szervezés."— Előadás másolata:

1 Digitális technika VI.) Memóriák, memória szervezés

2 Általános memória modell 1 db cella 1 bit tárolására képes 1 rekesz (sor) K db cellából épül fel. 1 sor mérete K bit. Ettől függően léteznek: –Byte szervezésű (K = 8) –Szó szervezésű (K = 16) –Duplaszó szervezésű (K = 32) Ez adja meg párhuzamos hozzáférésű memóriáknál az adatbusz lábainak számát. A memória tömb N = 2 L db rekeszből épül. Ez adja meg párhuzamos címzésű memóriáknál a címbusz lábainak számát. Memória tárolókapacitása = tárolt bitek száma = 1 rekesz mérete * rekeszek darabszáma = K * N bit Vezérléstől függően 3 féle állapot: –Írás:R = 1, W = 0 –Olvasás :R = 0, W = 1 –Üresjárat / tárolás: R = 1, W = 1 Cím (Address) N db memóriarekesz Tömb Rekesz Cella Adat (Data) Vezérlés WRCLK

3 Memória szervezése I) Cella megvalósí- tása SR kapuval (RAM esetén) Q RS && IW O 012K-1 I0I0 I1I1 I2I2 I K-1 O0O0 O1O1 O2O2 O K-1 II) Rekesz felépítése cellákból W

4 III) Rekeszek tömbbé szervezése, vezérlő áramkör & & & Kombinációs hálózat A0A0 A1A1 A2A2 ALAL MUX WD0D0 R D1D1 DKDK

5 Memória paraméterek Memória szervezés. Pl.: 8k * 8 (←2 L *K = N * K) Kapacitás = cellák száma = 2 L * K = 64kb = 8 kB Hozzáférés: –Párhuzamos → gyors –Soros → lábszám csökkentése (lehet a cím és / vagy az adatbuszt is) Oka: 32 bites 2GB-os párhuzamos memória esetén K = 32, L = 29 lenne. Minimum 66 db lába lenne!!! Időzítés Írhatóság szempontjából –Írható (R(ead) O(nly) M(emory)) –Írható és olvasható (R(andom) A(ccess) M(emory))

6 Memória műveletek (szinkron) időzítése (párhuzamos hozzáférésű, független cím és adat vonalakkal) Írás Olvasás AD 0-K IO/M W Ready CLK R A 0 -A L D 0 -D K AD 0-K IO/M W Ready CLK R A 0 -A L D 0 -D K

7 Memória hozzáférések Hozzáférés Párhuzamos Független cím- és adatbusz Univerzális (egyesített) Cím- és adatbusz Soros Független cím- és adatbusz Univerzális Cím- és adatbusz Address Data WR RE CLK Address/ Data ALE WR RE CLK Address Data WR RE CLK Address/ Data WR RE CLK 512M x 32 (K =29, L=32) tömb eseténM: chip lábainak számaQ: 1 művelethez szükséges órajel periódusok száma M = 66 Q = M = 38 Q = M = 7 Q = M = 6 Q =

8 Soros hozzáférésű memóriák S → P A0A0 A1A1 A2A2 A L-1 S ↔ P D1D1 D0D0 D2D2 DKDK DA CLK W R

9 Memóriák kaszkádosítása 1) Szóhossz bővítés D0D0 D1D1 D2D2 D K-2 D K-1 DKDK D K+1 D K+2 D 2K-2 D 2K-1 cs wR Data Adrr cs wR Data Adrr D0D0 D1D1 D2D2 D K-1 DKDK D K+1 D K+2 D 2K-1 cs wR Adrr 2 x 8k * 8 = 8k * 16

10 2) Kapacitás bővítés D0D0 D1D1 D2D2 D K-2 D K-1 w R Data Adrr CS 1 w R Data Adrr CS 1 w R Data Adrr CS 1 w R Data Adrr CS 1 A0A0 A1A1 A L-1 ALAL A L+1 D0D0 D1D1 D K-1 4 x 8k * 8 = 32k * 8

11 Memóriák csoportosítása Egyéb Írás a gyárban Törlés nem lehetséges 1x felhasználó által is írható (beégethető) Törlés nem lehetséges Felhasználó által is írható Törlés 10”-es UV-s levilágítással Felhasználó által is írható Elektromosan törölhető Tápfesz nélkül elveszti a tartalmát Gyors Nem kell frissíteni Írás (beégetés) a gyárban Törlés nem lehetséges Tápfeszültség alatt is néha frissíteni kell Lassú Írás (beégetés) a gyárban Törlés nem lehetséges Nem illékony Illékony

12 PROM memóriák programozása +U t BL Általában minden PROM beégethető memória írás előtt 1-eseket tartalmaz. Írásnál a tápfeszültségnél magasabb feszültségimpulzusokkal (12-21V) azokban a cellákban a biztosítékot átégetik, melyekre 0-át kell beírni. Programozás történhet Off-line (elsősorban párhuzamos) vagy In Circuit (elsősorban soros) módon. Programozók által használt interface-ek: - parallel port - RS232 - USB - … Napjaink intelligens programozóinál a folyamat: 1) Programozás (MVI A, 32D) 2) Fordítás (→ 0, 1) 3) Programozó csatlakoztatása 4) Memória kiválasztása (időzítés, feszültségszintek, stb automatikusan)

13 SRAM megvalósítása BL: Bit Line (bit beíró / kiolvasó vezeték ) WL: Word Line (kijelölő vonal) A tárolás 2 db szembekötött inverterrel történik. Az inverterek CMOS tranzisztorokból épülnek fel (M1, M2 és M3, M4). A tároló elemek 2 db hozzávezető tranzisztorral (M5, M6) WL = 1 esetén érhetők el írás és olvasási műveleteknél is. BL WL

14 DRAM Információ tárolása „C” kondenzátoron „1”-es beírás: –WL = 1 (T engedélyezése) –BL = +Ú t (1) beadása (kondenzátor feltöltése) „0” beírás: –WL = 1 (T engedélyezése) –BL = GND (0) beadása (kondenzátor kisütése) Adat kiolvasása: –WL = 1 (T engedélyezése) –BL-en megjelenik a C-n lévő feszültség Memória minimális frissítési gyakorisága 64ms rekeszt tartalmazó memóriánál 64ms/8196 = 7.8µs-onként kell 1-1 rekeszt frissíteni. T BL C GND WL

15 PC memóriák Szabványosításukat a JEDEC végzi.JEDEC SDRAM: Synchronous Dynamic Random Access Memory –f CLK = 66 / 100 /133 (/ 150) MHz DDR RAM: Double Data Rate Synchronous Dynamic Random Access Memory, sebesség növelése a műveletek az órajel le és felfutó élén való végzésével. –f CLK = 100 / 133 /166 / 200 MHz –f CLK = 100 MHz esetén 1600 MB/s DDR2 RAM: adatbusz sebesség 2X-ezve van a memória órajelből –f CLK = 100 / 133 /166 / 200 / 266 MHz –f CLK = 100 MHz esetén 3200 MB/s DDR3 RAM: tápfeszültség csökkentéssel 4X-es adatbusz sebesség –f CLK = 100 / 133 /166 / 200 MHz –f CLK = 100 MHz esetén 6200 MB/s

16 Memóriakártyák kialakítása EDO RAM SIMM 72-es modul:

17 SDRAM SIMM 168-as modul:

18 DDR RAM SIMM 184-es modul:

19 DDR2/3 RAM SIMM 240-es modul:

20 Flash típusú memóriák Nem illékony Elektromosan írható, törölhető Memória kártyákban, USB-s flash drive-okban (128GB!!!) 3D-s technológiával kialakított chipek 1: USB csatlakozó, 2: USB mikrokontroller, 3: tesztpontok, 4: Flash memória, 5: oszcillátor, 6: LED, 7: Írásvédő kapcsoló, 8: Hely másodlagos memória számára

21 Memóriák illesztése adott címről Ok: 1 Master-hez több memória IC kapcsolása Cél: 1 időben csak az egyiket lehessen megszólítani. Módszer: címtartományokat definiálunk. Olyan cím kiadása esetén, mely az adott memóriához tartozó címtartományba esik, engedélyezzük. Egyéb esetben a memória nagyimpedanciás állapotba kerül. Pl.: –0000 H → 7FFF H : EEPROM –8000 H → BFFF H : RAM –C000 H → FFFF H : Periféria IC A 15 A 14 ….. A 1 A B B B B B B EEPROM RAM Periféria Data Address EEPROM CS Data Address RAM CS Data Address Periféria CS A 15 A 14 Megoldás:

22 Programozható logikai áramkörök I PAL: Programmable Array Logic, logikai műveletek megvalósítása digitális eszközben. Felépítés: PROM + kiegészítő logika. A B Q A x B A Θ B

23 Programozható logikai áramkörök II FPGA: Field-Programmable Gate Array, programozható logikai blokkokat (~PAL → logikai kapuk, kombinációs funkciókat, FF-ok, memóriák) és programozható összeköttetéseket tartalmaz.


Letölteni ppt "Digitális technika VI.) Memóriák, memória szervezés."

Hasonló előadás


Google Hirdetések