Az előadás letöltése folymat van. Kérjük, várjon

Az előadás letöltése folymat van. Kérjük, várjon

VLSI1 VLSI áramkörök. VLSI2 Történelem Planar techn. Dinamikus – kapacitív tárolás Küszöbfeszültség instabilitás – analóg… CODEC – telefónia EPROM – floating.

Hasonló előadás


Az előadások a következő témára: "VLSI1 VLSI áramkörök. VLSI2 Történelem Planar techn. Dinamikus – kapacitív tárolás Küszöbfeszültség instabilitás – analóg… CODEC – telefónia EPROM – floating."— Előadás másolata:

1 VLSI1 VLSI áramkörök

2 VLSI2 Történelem Planar techn. Dinamikus – kapacitív tárolás Küszöbfeszültség instabilitás – analóg… CODEC – telefónia EPROM – floating gate Mikroprocesszor, memóriák Gordon Moore Scale-down Áramkör-elmélet (kódolás, szűrés, etc.) Analogic „electronic grade” Team – tudományágak „Intellectual property”, IP

3 VLSI3 1. Alapfogalmak

4 VLSI4 csatorna Drain polysilicon gate gate-oxid Gate p-szubsztrát Source n+ Rövidcsatornás „telítéses” üzem: Küszöbfeszültség alatti működés:

5 VLSI5 Drain Gate Szubsztrát Source C db C gb C sb C gs C gd Parazita elemek

6 VLSI6 n-adalékolt source réteg n-adalékolt drain réteg Csatorna a p-szubsztrátban Nincs parazita poliszilicium gate réteg Gate oxid réteg UGUG USUS UDUD Szigetelt hordozó pl. zafír Csatorna a p-szubsztrátban Gate-oxid réteg n-adalékolt drain réteg n-adalékolt source réteg 1. poliszilicium gate réteg U G1 USUS UDUD 2. poliszilicium gate réteg Szilicium hordozó réteg SOI-áramkörök Kettős-gate struktúra.

7 VLSI7 Szubsztrát visszahatás B A CpCp T1T1 T2T2 ΔV th =0,5 U sb 1/2 U sb

8 VLSI8 Latch-up n-zseb D nMOS-tranzisztor p+ G p-szubsztrát S n+ pMOS-tranzisztor G S D Latch-up

9 VLSI9 U gs’ C sb Gate Source Drain I db Bulk (szubsztrát) C gb C db C gd C gs rsrs rdrd g m U gs’ riri rgrg D1D1 D2D2 MOS tranzisztor helyettesítőképe

10 VLSI10 Vertikális tranzisztor Gate Source Drain Szubsztrát Hordozó n+ p p L

11 VLSI11 Integrált bipoláris tranzisztor Kollektor Emitter Bázis p-bázis p-szubsztrát n + -emitter n-kollektor n + -kollektor eltemetett réteg n + -kollektor hozzávezetés

12 VLSI12 Tokozások MCM, szendvics-szerkezet (mikrohullámú összeköttetések) 1. VLSI chip 2. VLSI chip 3. VLSI chip Kerámia hordozó Tokozás

13 VLSI13 2. Logikai alapáramkörök

14 VLSI14 Logikai családok 1. statikus CMOS 2. dinamikus CMOS (Domino) 3. többkimenetű dinamikus CMOS 4. transzfer gates 5. áramkapcsolt (CML) 6. kaszkád feszültség-kapcsolt (CVSL) 7. emittercsatolt (ECL) 8. BiCMOS 9. adiabatikus, retractile

15 VLSI15 nn p p VccVcc Y=A +B C t B A 1. Statikus CMOS logika.

16 VLSI16 V cc Y=A. B n n n p  ELŐTÖLTÉS B AC ki  KIÉRTÉKELÉS 2. Dinamikus CMOS logika.

17 VLSI17 M T2T2 T1T1 A C2C2  V CC  C1C1 D E F B Y1Y1 Y2Y2  3. Több-kimenetű dinamikus CMOS logika.

18 VLSI18 p p n n Y=A  B A A B 4. Transzfer-gates logika.

19 VLSI19 A·B+C·D D A C V DD B U Ref R1R1 5. Current Mode Logic, CML

20 VLSI20 6. Kaszkád feszültségkapcsolt logika (Cascade Voltage Switch Logic, CVSL) V DD T 2 T 1 T 4 T 3 Q Q A A Ellentétes (differenciális) vezérlés Ha bemenetek lebegnek, akkor kapacitív tárolás V DD T 2 T 1 T 4 T 3 Q Q D D CLK

21 VLSI21 R1R1 A U ref B Y=A. B V cc R2R2 7. Emittercsatolt (ECL) logika.

22 VLSI22 n p T1T1 Q1Q1 n n Q2Q2 CtCt V cc T2T2 T3T3 T4T4 A A 8. BiCMOS logika

23 VLSI23 GHz-es CMOS logikák speciális problémái időzítés – fázisjelek deskew áramkörök jel-regenerálás, átmeneti tárolók (transzparens latch-ek) differenciális jel-vezetés

24 VLSI24 Logikai alap-áramkörök a) alapkapcsolások (inverterek, utánhúzó inverter, Schmitt- trigger) b) statikus kombinációs áramkörök (Hidkapcsolás, TG összeadó, RS-ff,) c) statikus tárolók (kapuzott D-ff, embedded, Shift-reg., SH-reg telep nélkül,) d) dinamikus CMOS áramkörök (2-fázisú tároló, Domino, alternate, C2MOS latch, pipeline, késleltetések, multiple Domino, barrel shifter, 4-fázisú logika,

25 VLSI25 A T1T1 V GG n T3T3 n V cc CfCf T2T2 CtCt n A CpCp p A CtCt A n CMOS alapinverter Utánhúzó inverter

26 VLSI26 V cc T6T6 T5T5 T4T4 T3T3 T2T2 T1T1 C2C2 C 1 tároló n n U ki U be V cc n p n p C B A DD C A BBB C C glitch U be Hídkapcsolások. Schmitt-trigger V cc pMOS duális hálózat t

27 VLSI27 D V CC p T 3 T 1 T 2 T 5 T 4 Q Q p CLK D Statikus RS-tároló. T1T1 n n Q C2C2 Q n p p n C1C1 SET RESET V CC Kapuzott statikus RS-tároló.

28 VLSI28 Statikus RS-tároló. T1T1 n n Q C2C2 Q n p p n C1C1 SET RESET V CC Brute force!!!

29 VLSI29 n  tartás  beírás V cc D Q p p n p n p n p n n Q Q n n nn p C2C2 CLK p n n C1C1 Q D  beírás p n  tartás V cc p n C1C1 Master- Slave dinamikus T-tároló Kvázi-statikus D-tároló. Beágyazott kvázi- statikus D-tároló. V cc  beírás  tartás n CLK

30 VLSI30 C parazita V cc Y=A. B n n n p B A C ki  Statikus inverter A.BA.B A.BA.B  B A C1C1 C2C2  D C3C3 Y=A. B. D DOMINO CMOS dinamikus, egyfázisú logika V cc nMOS logika DOMINO CMOS fokozatok összekapcsolása statikus inverterrel

31 VLSI31 p p n n  p p n n B A C1C1 Y=A. B. D  C ki D Alternáló fokozatok alkalmazása V cc U ki n n p p  U be C t ároló  V cc C 2 MOS latch nMOS logika pMOS logika

32 VLSI32 “  -szekció “ C 2 MOS latch

33 VLSI33 Gyors beírású, a kimeneten megfogott D-tároló Q C1C1 C2C2 V DD D T4T4 T2T2 T7T7 T5T5 T1T1 CLK M T3T3 T6T6 Q I1I1 I2I2 I3I3

34 VLSI34    - szekció Előtöltés Kiértékelés Pipeline Domino CMOS logika.

35 VLSI35 M T2T2 T1T1 A C2C2  V CC  C1C1 D E F B Y1Y1 Y2Y2  Több-kimenetes, egyfázisú CMOS logika.

36 VLSI36  U C2 t0t0 11 U C2 t1t1 t t Pseudo kétfázisú logika T 8 nyit Inv2 átvált, T 6 nyit T 1 nyit, C 1 töltődik, T 8 még nem zárt le  C2 kialakulása:

37 VLSI37 22 nMOS logika 11 p n V CC n n nMOS logika 44 33 V CC p n C1C1 C2C2 U ki ELŐ KIÉ ELŐ KIÉ ELŐ KIÉ ELŐ KIÉ TARTÁS A klasszikus négyfázisú logika

38 VLSI38 Kisfogyasztású logikai rendszerek a) kapacitások töltése/kisütésekor fellépõ joule-veszteség. A kapacitív áramokból adódó átlagos disszipáció nem adiabatikus átkapcsolásoknál, (E az óraciklusok alatt várható átkapcsolások száma): b) keresztirányú áram. Elhanyagolják, tekintettel arra, hogy az igen gyors jel-felfutások következtében a keletkezõ áramtüske idõtartama igen rövid s így az átlagos teljesítmény is alacsony a kapacitást töltõ áramok mellett. c) küszöb-alatti (szivárgási) áramok.

39 VLSI39 A fogyasztás csökkentésének eszköz-szintû lehetõségei Méretcsökkentés Küszöbfeszültség csökkentés,. dual-threshold-megoldás Tápfeszültség (Vdd) lecsökkentés. Zajvédettség, statikus (szivárgási) áram, BiCMOS, szint-áttevõ (transzlátor) áramkörök. Szigetelõ-anyagú hordozó. A fogyasztás csökkentésének kapcsolás-szintû lehetõségei Speciális kialakítású dinamikus logikák pl. a nem kritikus kapukat a késleltetés rovására lassabb, de kisebb teljesítményû kapukkal helyettesítik Adiabatikus töltés. Az adiabatikus töltés lényege, hogy a CL kapacitást a rámpa-alakú töltõ-feszültség eredményeképpen a soros ellenálláson (R) keletkezõ (joule) veszteség a töltés ideje (T) megnövekedésének arányában lecsökken és ezzel a keletkezett disszipáció is.

40 VLSI40 Adiabatikus töltés. Az adiabatikus töltés lényege, hogy a terhelő-kapacitást a rámpa-alakú feszültséggel töltjük, s így a soros ellenálláson keletkezõ (joule) veszteség és ezzel a disszipáció lecsökken, Az ún. 2N-2P típusú adiabatikus elven mûködõ inverter hátrányos oldala, hogy Y=1 esetén a fázisjel visszafutásakor a feltöltött C2 kapacitás csak Vth,p értékig sül ki, mivel ezt követõen T2 lezár.

41 VLSI41 Töltés-visszahúzásos (retractile) kapcsolások Négyfokozatú töltés-visszahúzásos (retractile) kaszkád kapcsolás, a fázisjelek „ölelkezõ” elrendezése; meg kell várni az õt követõ összes fokozat kiértékelését és visszahúzását.

42 VLSI42 A  1 fázisjel felfutásakor az F logikai függvénynek megfelelõen a C1 kapacitás vagy töltõdik (adiabatikusan), vagy nem. Az F blokk CMOS transzfer gate-ekbõl épül fel. A  1 fázisjel visszafutása elõtt aktíválódik a  2 fázisjel, amely a G logikai függvénynek megfelelõen, az elõzõhöz hasonlóan tölti (vagy nem) a C2 kapacitást. Ennek befejeztével a G -1 inverz logikai függvény gondoskodik arról, hogy a  1 fázisjel visszafutása során a C1 kapacitás adiabatikusan kisüljön. Pipeline logika elõnye, hogy a fokozatok mûködési ideje nem lapolja át egymást. Pipeline-működésű adiabatikus logika

43 VLSI43 Rezonáns áramkörök Forgótekercses elrendezés, minor-minor V1...V4 jelek. V1=1 C12=1 és C11=0 esetén V1-el vezérelt transfer gate a  1 pontot a tekercs egyik végére, egy hasonló áramkör pedig a tekercs másik végét a  3 pontra kapcsolja, C12 töltése a tekercsen keresztül kisül és a rezonáns kör következtében feltölti a C11-et. A következő fázisban V2 =0 lesz, ami C11 -et átmenetileg VDD-re kapcsolja (a veszteségek pótlására). A mûködés során a töltésnek ez a "hintázása" valósul meg, a V1...V4 jelek ütemének megfelelõen körbeforogva.

44 VLSI44 A fogyasztás csökkentésének rendszer-szintû lehetõségei Órajel optimalizálás (clock-skew optimization); azonos idõpillanatban történõ átkapcsolása miatt mind a táp-, mind a földvezetéken nagy rövid-idejû áramlökések jönnek létre, teljesítmény-veszteség lép fel; a csúcsot idõben széthúzzák. Memóriák. Array-k (sub-block), a hozzáférési idõ rovására Data Ordering Problem with Inverson (DOPI), az átvitel elõtt az adatot összehasonlítják az elõzõ átvitt adattal és ennek eredményeképpen, ha a bekövetkezõ átváltások száma nagy, akkor az invertált adatottovábbítják (jelzõ-bit). Hamming-távolság. "Resequencing": az átviendõ adatokat (blokkok) átrendezi és egyben esetenként invertálja olyan módon, hogy az egymást követõ szavak Hamming-távolsága a minimális értékû legyen. A várható fogyasztás meghatározásának módszerei Teljeskörû szimuláció. Monte Carlo analízis. Particionálás..

45 VLSI45 3. Aritmetikai áramkörök

46 VLSI46 Összeadó áramkörök G i = A i B i generate, P i =A i +B i propagate Optimalizálás: elemszámot (chip felület) végrehajtási idő, minimális teljesítmény-felvétel

47 VLSI47 n Transzfer gate-es logikával megvalósított összesadó. A I  B i n p p p AiAi AiAi BiBi p n n n p p p p S i+1 C i+1 n n n CiCi CiCi

48 VLSI48 CiCi CiCi BiBi SiSi C i+1  V CC p BiBi CiCi p BiBi AiAi BiBi Domino CMOS logikával megvalósított összesadó. Átvitel új értéke: Összeg új értéke: Átalakítás után: AiAi AiAi AiAi  P-logika N-logika

49 VLSI49 G i+2 P i+2 P i+1 CiCi G i+1 V CC   C i+2 C pre Carry look-ahead Domino CMOS áramkör. Static current

50 VLSI50 Dinamikus Manchester-carry áramkör Átvitel gyors előállítása, 4x Domino + transzfer-gate C pre hamis kisülésének feltétele: C i =1 és P i =1. Ekkor viszont alapján C pre =C i+1 =0, vagyis nincs kisütés. C pre

51 VLSI51 Áramkapcsolós (current switch) BiCMOS összeadó. bipoláris tranzisztorok: sebesség. T 3 T 2 T 1 C i U ref2 C i+2 C i B i U ref2 V CC C i+2 C i B i C i U ref2 A i A i B i S S R 1

52 VLSI52 C1C1 T3T3 T2T2 T1T1 C3C3 d i+1 C2C2 11 V CC 22 didi T1T1 d i+1 22 didi T2T2 11 C1C1 T2T2 C2C2 T3T3 Kétfázisú dinamikus shift regiszter Kétfázisú dinamikus shift regiszter, tápfeszültség nélkül

53 VLSI53 a0a0 a2a2 a6a6 b3b3 b2b2 b1b1 b0b0 a5a5 a4a4 a3a3 a1a1 sh 3 Transzfer gates, 4-bites barrel shifter shiftelés

54 VLSI54 V CC d0d0 d0d0 d1d1 d1d1 d3d3 d2d2 d2d2 d3d3 d2d2 d1d1 d3d3 páros páratlan 4-bites, transzfer-gates paritás-ellenőrző áramkör

55 VLSI55 MC i 3/4-es osztó 2-es osztó 2-es osztó MC f be f ki D Q Q MC i CLK D Q Q U ki a) b) Előosztó (Prescaler) áramkörök, a) 15/16-os, b) 3/4-es

56 VLSI56 1. ütem: CLK= 1→0: T 3 és T 4 kijelöli FF1 állapotát, legyen X=1 CLK=0, Q=0, X=1. I 0 FF1-en, Q (és neg.) értékét T 7 és T 8 állítja be. 2. ütem: CLK=0→1: T7 és T8 jelöli ki FF2-öt, Q→1. Minden második órajelre vált, 2-es osztó. GHz-es 2-es osztó

57 VLSI57 C4 C4 „1”, ha egyenlő C1 C1 A2 A2 + A1 A1 + A0 A0 + B3 B3 A3 A3 + B2 B2 B1 B1 B0 B0 „1”, ha B >A „1”, ha B < A „1”, ha B =A Teljes összeadó Összeadókkal megvalósított komparátor B A S C ”1”

58 VLSI58 4. Programozott logikai hálók (PLA)

59 VLSI59 ÉS mátrix VAGY mátrix BemenetekKimenetek Mintermek PLA áramkörök elvi elrendezése

60 VLSI60 A+B V CC AiAi BiBi AB+AB R1R1 Statikus PLA áramkör

61 VLSI61 T2T2 C2C2 TG 1 T4T4 T3T3 C1C1 11 V CC 11 TG 2 Ki  1  Be 11 T1T1 T5T5 T7T7 T6T6 Domino CMOS PLA

62 VLSI62  2  22 C3C3 ÉS mátrix NOR mátrix  2  V CC C1C1 11 11 22 C5C5 C2C2 22 Be Ki C4C4 Dinamikus tárolású állapotgép visszaírás

63 VLSI63 Inkrementálás: Dekrementálás : Logikai shift jobbra: Aritmetikai shift balra: Kétbites aritmetikai egység megvalósítása PLA-val Összefüggések: 0 AB C Carry AB C

64 VLSI64 AiAi A i B i BiBi BiBi AiAi CY i B i+1 A i+1 CY i+1 K1K1 K0K0 BiBi AiAi CY i Kétbites aritmetikai egység megvalósítása PLA-val Increment: K0=K1=0K0=K1=0 1

65 VLSI65 5. Analóg áramkörök

66 VLSI66 Analóg MOS kapcsoló helyettesítőképe C g s S D K r sd U be C g d C d b C s b G CtCt U ki 0 5V V T,n V T,p nMOS pMOS r ON U be

67 VLSI67 C U offset 11 11 22 22 11 + U+U+ U ki U Chopper-stabilizált komparátor

68 VLSI68 K Hibaképző és kompenzáló U ki Főerősítő U be Chopper stabilizált mellékerősítő Chopper-stabilizált erősítő

69 VLSI69 Kétfokozatú CMOS műveleti erősítő -u be /2 +u be /2 C -V ss +V cc gtgt u ki T1T1 T2T2 T3T3 T4T4 T5T5 C C : -12dB/oktáv-os szakasz (pólusáthelyezés) T 3,T 4 : pMOS → kisebb zaj nagyobb feszültségbír, külön n-zsebben, bulk-hatás miatt tökéletes szimmetria - hőmérséklet - technológiai szórások - mechanikai feszültségek rövid vezetékek → áthallás csökkentés Nagyobb felület → kis zaj Nagyobb csatornahossz → nagy g ki

70 VLSI70 MOS referencia-feszültség V cc T1T1 T2T2 T4T4 T3T3 V REF = V th,T2 -V th,T3 W/L ≥ 100 W/L ≤ 0,01 W/L ≥ 100 áramgenerátor V th,T2

71 VLSI71 Kapcsolt kapacitású szűrők. I. Rezgő ellenállás   U1U1 C0C0 U2U2 U1U1 U2U2 C0C0 R ekv C0C0 U1U1 U2U2   U1U1 Kapcsoló

72 VLSI72 II. Invertáló integrátor C1C1 + C0C0 U1U1 U ki Kapacitások aránya! f s =switch frekvencia

73 VLSI73 III. Nem-invertáló integrátor C1C1 + C0C0 U1U1 U ki C Cf s  j U Cj Cf UU s ki        Töréspont-frekvencia:

74 VLSI74 + IV. Differenciál integrátor C3C3 C2C2 U1U1 U2U2 U ki Töréspont-frekvencia:

75 VLSI75 L V. Reaktáns szűrő C3C3 + C2C2 U1U1 C1C1 + C0C0 U ki UxUx U1U1 C Differenciál integrátor Nem-invertáló integrátor

76 VLSI76 R sub2 LSLS C sub2 C ox1 C sub1 C ox2 R sub1 RSRS CfCf a) b) Monolit induktivitás helyettesítő képe

77 VLSI77 6. D/A-A/D átalakítók

78 VLSI78 D/A átalakítók. Töltésfelező D/A DiDi U ref C 21 C 11 U ki 11 Reset 22 - számláló (integráló) tipusú, 2n lépésben átalakítók, - bit-soros, n-lépésben átalakítók, - párhuzamos, vagyis egy lépésben átalakítók ( n = felbontás ).

79 VLSI79 Egylépéses áramösszegző D/A DiDi DiDi Sín 128. I 0 T8T8 T1T1 I ref  I I K7K7 I0I0 K0K0 K1K1 2.I02.I0 V CC R1R1 - + U ki   IRU ki1

80 VLSI80 U ref Feszültség-összegző D/A átalakító U ref C0C0 2.C02.C C 0 C0C0 K0K0 K1K1 KvKv K7K7 U ki C gnd C ref U ki

81 VLSI81 R/2R létrás D/A átalakító R R1R1 - + U ki 2R R I ref     n i i i refki D R R UU

82 VLSI82 Ellenállás-osztós D/A átalakító U ref R U ki R R R R

83 VLSI83 A/D átalakítók típusai Az áramköröket az átalakítás során végrehajtott lépések számától függően három csoportba sorolhatjuk, nevezetesen: - integráló típusok, - fokozatos közelítéses (successive approximation), - egylépéses (flash), - szigma-delta átalakítók.

84 VLSI84 Töltés-újraelosztásos kapacitív A/D átalakító K7K7 K1K1 KvKv C-háló K0K0 K be U be + SAR UxUx U ref C0C0 1.Mintavétel (sample): K v zár, K be → U be 2.Tartás (hold): K v nyit, K 0 - K 7 zár, U x = -U be 3.Újraelosztás (redistribution) K be → U ref 3.1. K 0 nyit 3.2 K 1 nyit, stb. 1-et ír be, ha pozitív Successive Approximation Register komparátor

85 VLSI85 R/2 + 8-bites flash A/D átalakító U ref R R R R/2 ROM 256  8bit D0D0 D7D7 higany ‘Thermometer’ U be XOR + + +

86 VLSI86 Aláosztásos (subranging) A/D átalakító K1K1 Mintavétel és tartás D/A U be Flash konverter Logika Hibajelerősítő Differencia-képző Digitális kimenet

87 VLSI87 K1K1 Pipeline működésű subranging A/D átalakító K2K2 2 1 Hibajelerősítő Differencia-képző Mintavétel és tartás U be (i+1) U be (i) Flash D/A

88 VLSI88 Szigma-delta A/D átalakító Dig. szűrő és decimátor  Komparáto r és latch U be +  1-bit D/A Kivonó áramkör Integrátor CLK n bit 1 bit amplitúdó t

89 VLSI89 A/D átalakítók összevetése 1668 Bitszám 2212 Flash Subranging Succ. appr. Szigma/delta Integráló Konverziós idő 1 ns 10 ns 100 ns

90 VLSI90 7. Memóriák

91 VLSI91 illékonynem illékony frissítést nem igényel Többször írható SRAM MRAMFRAM Telepes SRAM FLASHEPROMEEPROM NVSRAM frissítést igényel DRAM Egyszer írható OTP maszk- programozott ROM Félvezető memóriák Félvezető memóriák felosztása

92 VLSI92 Véletlen hozzáférésű memóriák szerkezete Cella-mátrix Kiolvasó/író Sordekóder I/O áramkör Sorcímek Oszlopcímek Vezérlőjelek Adat ki/be Oszlopdekóder

93 VLSI93 V CC pp n n n word line read write read write n bit line 6-tranzisztoros statikus tároló cella

94 VLSI94 pp n n n n Q Q 1 2 V ref sense amplifier out EE V- V- Read Word Line Write Word Line Read Bit LIne ECL kiolvasású 6-tranzisztoros tároló cella

95 VLSI95 Gyors beírású, a kimeneten megfogott D- tároló Q C1C1 C2C2 V DD D T4T4 T2T2 T7T7 T5T5 T1T1 CLK M T3T3 T6T6 Q I1I1 I2I2 I3I3

96 VLSI96 Áramtükrös SRAM kiolvasó erősítő T4T4 Bit Oszlop szelektálás T1T1 T2T2 T5T5 Adat ki V DD Φ T3T3 T6T6 U G  V DD, nincs áram Φ fázisjel nyitja T7-et, kiválasztjuk az oszlopot, ΔU feszültségek lépnek fel, T1, T2 az „erősítőre” kapcsol, T5 nyit, T6 zárva marad, U G →0, Adat ki = V DD, ui. T4 árama=0 kell legyen. Ha fordítva, akkor T6 nyit, T4 zárva, ezért Adat ki =0, nincs munkaellenállás! T5 zár, ezért U G =V DD. végül Φ→0, T7 lezár, T7T7 UGUG +ΔU+ΔU ΔU=0 T7T7

97 VLSI97 Billenőkörös kiolvasó erősítők T6T6 V DD Memória cellák T 10 Bit Φ Oszlop szelektálás T1T1 T2T2 T3T3 T4T4 V DD Φ T5T5 T7T7 T8T8 T9T9 X Y Bit Oszlop Φ WL T5T5 T6T6 T7T7 T8T8 T9T9 X Y T3T3 T4T4 T1T1 T2T2 T 11 Φ Φ Adat ki a) b) metastabil Kis felhúzó áram Földelés Itt vezérel, nyitva, de I=0 V DD -10mV

98 VLSI98 3-tranzisztoros dinamikus (analóg) cella CSCS T3T3 Kimeneti vonal (invertált) Read T2T2 T1T1 Write Bemeneti vonal Analóg áramkörök: aritmetikához

99 VLSI99 1-tranzisztoros dinamikus RAM cella word line bit line read amplifier CSCS C BL

100 VLSI100 pp n n Prech V ref V V Prech Strobe1 Strobe2 Word line Dummy Word line bitline C s Dummy cell C 1 C 2 Dinamikus RAM cella kiolvasó erősítő

101 VLSI101 Poliszilicium rétegek Chip felület Szigetelő rétegek Adal é kolt h á ts ó fegyverzet Vezető szilicium-r é teg Szilicium-dioxid Szigetelő r é teg Chip fel ü let Térbeli dinamikus RAM cella kapacitások

102 VLSI102 C1C2C3C4C5C6C7C8 Sor-címOszlop-cím Burst kezdete RAS CAS Clock Cím Adat Latency Szinkron DRAM ütemezése

103 VLSI103

104 VLSI104 Szinkron DRAM működési jellemzői

105 VLSI105 V CC V PRECH Column select cella n p pp n n nword line latch bit line Maszk-programozott ROM cella és kiolvasó áramkör

106 VLSI106 Vezérlő gate Source Lebegő (floating) gate Drain Csatorna UV-EPROM cella

107 VLSI107 Klasszikus EEPROM cella n + n + Control gate S D tunnel oxid +12V 0 V+12V WRITE ERASE READ 0 V U Read +5V + to gate from gate

108 VLSI108 0 V +12V ERASE mode: all Sources → +12V, electrons → back Bit line Word line Array "ground" D S n + S D tunnel oxid Word line n + Flash memória cella

109 VLSI109 Drain Source Control gate n n Forró elektronok Alagút-hatás S D +5V GND +12V S D GND a/ b/ c/ Split-gate EEPROM cella

110 VLSI110 NOR-rendszerű Flash memória 2. Bit-vonal 1. Bit-vonal WL 0 WL 1 WL 14 WL 15 Közös source Helyfoglalás Write: source=0, BL=high, WL=+U Erase: közös source =+U, WL= -U, BL=lebeg egyszerre a blokk Read: source=0, drain=R, WL=cím

111 VLSI111 NAND-rendszerű Flash memória struktúra Jó helykihasználás, lassú (soros) Write (Tx): BLx szelektálás Source szelektálás, KS=0 BLx=0 WL x = ++U, a többi +U csatorna mindenütt, tunnel Tx Erase: zseb=++U, összes WL=0 minden cella törlődik Read (read-through, „cellákon át”): BL, KS szelektálás Source=0, BL= pull-up WL (nem Tx)=normál csatorna WLx=0, kiolvasás függ lebegő gate-től Sor- dekóder 2. Bit- vonal Bit-vonal szelektálás Közös source szelektálás (KS) 1. Bit-vonal WL 0 WL 1 WL 14 (WL X ) WL 15 Közös source T X (BL X )

112 VLSI112 Programozott kapcsoló FPGA, redundáns memória, A/D kalibrálás T 2 T 1 S D A B U Vez Programozás Közös lebegő gate Kapcsoló B A r ds

113 VLSI113 Word line latch comparator U REF U Y select Y V cc Word line read bit line write Differenciális kiolvasású EEPROM cella Szétválasztott író/olvasó cella

114 VLSI114 control gate (Tápfesz. kikapcsolásakor vezérelve) WL BL C C 1 =2C 2 2 CMOS Flip-flop Kapacitív billentésű, nem-illékony memória cella

115 VLSI115 SW out SW in D in D out U erase V cc U prog U contr C1C1 U1U1 T1T1 U2U2 T4T4 T5T5 T6T6 T7T7 T8T8 T9T9 V cc T2T2 T3T3 Nem-illékony FIFO cella 1.Normál működés: U contr =1 2.Bekapcsolás: U contr =0, ha T 6 =off → U 2 =1 ha T 6 =on, flipflop, kapacitív aszimmetria, → U 2 =0 U contr → 14V után marad. 3. Kikapcsolás: U contr = U prog =0, U erase =14V és U 1 → - Q G ha U 1 =1 → U 6S = GND, -Q G → 1 ha U 1 = 0 → U 6S » GND, -Q G → 0 4. Törlés: U contr = 0, U prog = 7V, U erase =14V T 9 → on, T 7 → on, T 6S → GND -Q G → 0 kisül QGQG R equ U 6S Source

116 VLSI116 Dinamikus sordekóder elrendezése

117 VLSI117 Nagysebességű nMOS szóvonal meghajtó

118 VLSI118 ECL-kapcsolású szóvonal meghajtó áramkör

119 VLSI119 V CC pp n n n word line n bit line interogate line U i U i Summa line I MISS Content Addressable Memória (CAM)

120 VLSI120 8K x 9bit SRAM TAG-RAM DATA-RAM BANK decoder comparator MISS HIT CPU databus Main Memory 9 bit program counter 13 9 HIT / MISS Cache-Tag memória struktúra

121 VLSI121 V cc A A A 0 0 n CE Row driver CLK Out laser cut Redundáns memória lézeres kialakítással

122 VLSI122 További memória-típusok ill. konstrukciók DDR (Double Data Rate)-RAM EDO-RAM (kimeneti tároló, közben címek) Beágyazott RAM-ok: dual oxide technique RAMBUS SAM Video RAM

123 VLSI FPGA/EPLD áramkörök

124 VLSI124 VLSI áramkörök megvalósitási lehetőségei ,000100,000 Full-custom Darabszám Cellás tervezés Gate-array Költség Szempontok: - sebesség - fogyasztás - költségek, ár - tervezés, korrekció

125 VLSI125 Programozott áramkörök programtároló elemei Statikus flip-flop UV-EPROM EEPROM/FLASH Antifuse Q n p p n V CC Floating Drain Control Gate Source Tunnel Drain Control Gate Source Floating Szigetelő

126 VLSI126 D A B A C ) DA ( YAB C = + ABC D Y Szokványos kapus elrendezés Mátrixos elrendezés ABC D Y AND- mátrixos elrendezés 8-bemenetű AND kapu PLD-áramkörök jelölésrendszere sum-of-products rövidzár

127 VLSI127 Y = A + B + C + D + E + F = A. B. C. D. E. F OR-kapcsolat átalakítása AND-mátrixba De Morgan tétele alapján: ABC D AND- mátrixos elrendezés 8-bemenetű AND kapu EF ” 1 ” Invertáló XOR-kapu Y 1 = A. B. C. D. E. FY = A. B. C. D. E. F XOR-kapu

128 VLSI128 Programozható „rövidzár” megvalósítása EEPROM cellával Egyszerűsített rajz A C ACBB A C CBB A EEPROM-cella Az aktív cellákat pontok jelölik

129 VLSI129 Prog. inverz Preset Clear EEPLD „Makrocella” felépítése D P Q C BemenetekrőlMakrocellákról I/O-ról Output Enable Global órajel Cella órajel Programozható flip-flop I/O pin Inputs EEPROM cella products sum

130 VLSI130 Programmable Interconnect Array (PIA) Macrocell I/O Macrocell I/O Macrocell I/O Macrocell I/O Macrocell I/O Macrocell I/O Global Clock EPLD blokkvázlata (Altera)

131 VLSI131 PASS-TRANSISTOROS ÖSSZEKÖTTETÉSEK (XILINX) CLB SWITCH MATRIX - Programozható - Szomszédos cellák között fix - Globális vonalak - Long-range vonalak

132 VLSI132 CLOCK PLA DQ R DQ R MUX ENABLE CLOCK RESET GLOBAL RESET INHIBIT CLB KIMENET DATA IN F G X Y LOGIKAI VÁLTOZÓK INHIBIT CONFIGURABLE LOGIC BLOCK (XILINX)

133 VLSI133 Tervezés 1. Hardver- leíró nyelvek mint pl. Pascal, Delphi: logikai művelet kapuval = matematikai leírás (pl. AND kapu = „and”) 2. Szimuláció: logikai szintek + időzítés → késleltetések 3. Beégetés (down-load)

134 VLSI134 XILINX QPro VIRTEX-II 1.5V (military) 0.15  m, 8-metal layer process 1.5V internal Vcc SRAM-based In-System Configuration 1M-6M system gates 300 MHz internal clock speed 2.5Mbit dual-port RAM Dedicated 18x18 bit multiplier blocks, fast look-ahead carry 67K look-up tables (LUTs) or cascadable 16bit shift register 824 user I/O, programmable (2-24mA) sink current, 3.3V

135 VLSI135 Input/Output Blokk Szorzó áramkör Órajel vezérlő Konfigurálható Logikai Blokk Globális órajel elosztó Memory-hungry? QPro Virtex-II Chip-architektúra

136 VLSI136 Switch Matrix Slice1 SHIFT COUT Slice2 CIN Slice3 CIN Slice4 COUT Közvetlen kapcsolat a szomszédos cellákkal QPro Vitrex-II Configurable Logic Block (CLB) - 4 db. Slice-elem - Áthúzott carry -Sorobakötött shift regiszterek

137 VLSI137 CARRY OUT 0 Y SHIFT IN D Q SRSR ALTDIG DIG CE QPro VITREX-II CLB: Slice-top half CLK You t Set/Reset CARRY IN Q DY D WS Yin CLK WE SLICEWE DATA ADDRESS 4 4 SHIFT OUT DI 4-input look-up table, or 16bit RAM, or 16bit shift register Opposite

138 VLSI138 QPro Virtex-II. Összekötési technika „Active Interconnect Technology” - minden cellához kapcsolódik egy switch matrix CLB Kapcsoló mátrix I/O Blokk Kapcsoló mátrix Kapcsoló mátrix Memória kezelés Kapcsoló mátrix Kapcsoló mátrix Kapcsoló mátrix Kapcsoló mátrix Mult. 18x18 18Kbit RAM CLB Kapcsoló mátrix Globális sínrendszer Rácsrendszer

139 VLSI139 QPro Virtex-II Összeköttetések Horizontális és vertikális „Long Lines” Horizontális és vertikális „Hex Lines” (3. és 6. block) Horizontális és vertikális „Double Lines” Direkt vonalak a szomszédos 8 blokkhoz Switch matrix

140 VLSI140 QPro Virtex-II On-chip külön memória - A CLB-kben levő tárolókon felül, a CLB oszlopok között 144db. 18Kbit RAM blokk-ok =2,5Mbit memoria - - Single- vagy dual port üzem - Szervezés: 1Kx18bit, 2Kx9bit, 512x36bit (+parity bitek!) - Dual port üzemben eltérő szervezés lehet - fully synchronous operation: address→Read→Data into output register address→Write→Data into memory - „Transparent write”: Data input→memory and into output register - „read-before-write”: memory data→output, input data→memory

141 VLSI141 QPro Virtex-II Globális órajelek szétosztása - A chip felső és alsó szélén 8-8 clock bemenet, „PAD” van (user guide!) - A PAD-ről a jel vagy közvetlenül, vagy a „Digital Clock Manager” (DCM)- en keresztül jut a Clock Buffer-ba. - A Clock bufferből az órajelek az elosztóba jutnak, ahol lehetőség van: - polaritásváltás, egymás kapuzása, multiplexálás - Innen 4x8 click (formázott) clock vezeték megy tovább a chip negyedekre osztott szegmenseire, ahol minden clock-vezeték 16 CLB sort hajt meg. - A DCM-nek három fő funkciója van: - Clock de-Skew ( késleltetési idők kompenzálása) - Frequency Synthesis (osztással új frekvenciák létrehozása:Frequ x = Frequ In x M/D, ahol M és D egész számok - Phase Shifting (programozható fázistolás)

142 VLSI142 QPro Virtex-II Lezárások R/2 R V CC2 FPGA-2 FPGA-1 Z0Z0 Clamp diode 10-60KΩ PAD Weak Keeper V CC 10-60KΩ V CC Programozható lezárások megvalósítása Nagyfrekvenciás illesztés hullámvezetővel Programozható áram

143 VLSI143 Q DDR MUX D1 CLK1 Q1 D2 Q2 CLK2 CLOCK QPro Virtex-II Double Data Rate (DDR) register

144 VLSI144 1.VHDL leírás, vagy „schematic entry” 2.Design steps: - Physical synthesis, - incremental synthesis (isolated to one logic block), - floorplanning (implementáció az adott chip struktúrára), - direct physical mapping (place and route), - configuration file (bit- or byte-stream) 3.Design verification - in-circuit debugging - post-layout timing extraction - full system-speed simulation QPro Virtex-II Tervezés

145 VLSI145 Programozási módok: Slave-Serial Mode – bitstream, external clock, - from external PROM or processor-memory 2.Master-Serial Mode – internal clock 3.Slave Byte Mode – bytes in series, external clock 4.Master Byte Mode – internal clock - Három lépés: Clear (Power-on-Reset), Load, Start-up - Readback lehetőség + Parciális reconfiguration - Configuration Coding: Boundary Scan (JTAG) –el, aktív V BATT pin esetén tárolja a kódot (véletlen átírás..) QPro Virtex-II Configuration

146 VLSI146 Config. dinamikus shift regiszter d i+1 CiCi C i+1 11 V CC 22 didi 16 / 1 MUX LUT out Read Read out RAM out Out Configuration write in V CC 4 / 16 Címkóder Shift 0 15 QPro Virtex-II Triple function slice circuit MUX - LUT (1bit ROM) - 16 bit RAM - 16 bit Shift regiszter Bit stream 4 Write 4 Read RAM data in Closed if not RAM

147 VLSI147 ACTEL-TEXAS antifuse memória-elem n-adalékolt réteg Poliszilicium vezeték SiO 2 szigetelő Oxid-Nitrid-Oxid (ONO) ultravékony szigetelő 18V R normal > 10 MΩ R átütött < 300Ω

148 VLSI148 TEXAS TPC-10 sorozatú FPGA alapcella Multiplexer M1M1 A + B M2M2 C + D + + M3M3 M4M4 Y Y D C B A + M3M3 M4M4 M2M2 M1M1 Táblázat: - Fan-In - Cellaszám Felépítés: invertáló kapu + kimeneti inverter

149 VLSI149 B 2-bemenetű kapuk megvalósítása TPC-10 kombinációs cellával Y=A B B V CC A AND kapú Y=A+ B V CC A OR kapú V CC Ha A=1, Out=V CC

150 VLSI150 TEXAS TPC-12 SOROZATÚ FPGA kombinációs alapcella MUX B D M3M3 M4M4 A C Out M1M1 M2M2 4-input NAND 2 cella 2-to-4 decoder 4 cella 16-to-1 multiplex. 6 cella 3-to-8 decoder 12 cella

151 VLSI151 TEXAS TPC-12 sorozatú szekvenciális cella Kombinációs cella 8 MUX 4-bit decade counter 4 cella 4-bit shift register 4 cella 8-bit binary counter 8 cella

152 VLSI152 Anfuse elemek programozása (átütése) F1: row1=18V T2 on GND F3: col3=18V T1 on GND

153 VLSI153 System-on-Chip (SoC) áramkörök Dual-port memória FPGA 8-bites mikrocontroller

154 VLSI154 Atmel System-on-Chip (SoC) áramkör cella I/O cellák Horizontális Sínek: 5 x 1 local + 2 express Vertikális sínek: 5 x 1 local+2expr. vezetékek a memória és  C felé 32 x 4 bit memória Csatlakozási lehetőség h/v Segment = 4 x 4 cella 50K kapu, 3V, 18Kbit, 100MHz, 384I/O. I/O cellák Local: 4cella, Expr:8 cella

155 VLSI155 S Atmel System-on-Chip (SoC) áramkör Cellák közti közvetlen kapcsolat Kapcsolódási pontok N E W SESW NWNE Cella Express line Local line

156 VLSI156 SoC logikai blokk Programozott in/out-elosztó To 5 x Hor. To 5 x Vert. LB FBin

157 VLSI157 ATMEL SoC dual-port memória

158 VLSI158 ACTEL System-on-Chip dual-port memória

159 VLSI159 Beágyazott logikák (Logic Cores) tervezése 1. - Reuse: portability, description, simulation, test - Design: keveréke a bottom-up és top-down módszereknek - Codevelopment of hardware/software (simultaneous analysis and optimization of area, performance, power, noise, test, technology constraints, interconnect, wire loading, packaging constaints. - Recursive development and verification → RTL level.

160 VLSI160 Beágyazott logikák (Logic Cores) tervezése 2. - Előnyösebb: szinkron logika Regiszter Random logika Regiszter Random logika Regiszter Core Input regiszter Output regiszter

161 VLSI161 Beágyazott logikák (Logic Cores) tervezése 3. Veszélyek: - latch-based tervezés→ betárolás nem élvezérelt -latch: csak FIFO-k, memóriák és stack-ek -Aszinkron hurkok, belső pulzus-generátorok - multiciklusos útvonalak - aszinkron clear és set jelek deaktivizálása reszinkronizálással - memória vezérlőjelek, read, write, enable legyen szinkron

162 VLSI162 Beágyazott logikák (Logic Cores) tervezése 4. -Nagy memória-blokkok általában a szélekre kerülnek→ kis memóriák középre→ többrétegű fémezésre kell számítani - Jelenleg SoC 60%-a memória, alig 6% a mixed-signal (PLL, DAC, ADC, hőszenzor, on-chip clock generátor, szinkronizáció, RGB output, kommunikációs áramkörök) - ezek zajérzékenyek, ezért a chip szélére, pl. kétoldalt (itt közel van a kimenet, a jól szűrt táp és a föld) -Védőgyűrűk alkalmazása

163 VLSI163 Beágyazott logikák (Logic Cores) tervezése 5. On-chip buszok: -Nagyon fontos → közös interface az egységek között - A core tervezése előtt rögzíteni kell a buszokat! - FIFO-alapú átvitel a rendszer buszok felé: flexibilitás - Nincs specifikált interface a buszok felé jelenleg! (adat és control jelek, többciklusos átvitelek, request-and grant protokolok)

164 VLSI Mikrokontrollerek, Mikroprocesszorok, DSP-k

165 VLSI165 3 Interruptok System controlÓrajel A/D konverter Timer1 Timer 2 Watchdog Perifériás int. Soros interfész CPU RAM Data EEPROM EPROM Port A Vcc,a Vss,a InterruptsXTAL Reset Mód Data Control Address high Address low Rx Tx PWM Event PWM Event I/O 8888 Analóg bemenetek Vcc Vss 8-bites microcontroller blokksémája

166 VLSI166 Működési módok Általában a „Mode Control” lábbal választható ki: 1. Single-chip μComputer (külső memória nincs) 2. μComputer + external memory 3. μProcessor mode (csak külső memória van)

167 VLSI167 Külső memória illesztése 16  Controller Address latch RAM EEPROM Chip select 8 8 High addr. 16  Controller RAM EEPROM Chip select 8 Data Szokásos: „ Glue Logic” nélkül: Lefoglalt multiplex I/O pinek Low address byte először (latch), aztán data

168 VLSI168 Rendszer-vezérlő regiszterek 1. Utasítás számláló (PC, program counter, 16-bit) 64KB közvetlenül címezhető. - memória-bankok: külön chip-enable logika 2. Stack pointer (SP, 8-bit): „last entry or top of the stack”, push előtt automatikus increment, pop előtt decrement (az alsó címen a cím High-byte, felsőn a Low-byte) 3. Status Regiszter (ST, 8-bit): Carry, Negative (Msb=előjel), Zero, Overflow, Interrupt enable on levels 4. Configurációs regiszterek (pl. 3x8 bit): Autowait, Osc.OK, Mode control, Halt, Standby, Priviledge mode, Cold start (100ms wait), Test

169 VLSI169 RISC utasításkészlet Tipikus „Reduced Instruction Set Computer” utasítás-készlet: 1.Arithmetic: ADD, ADC, DAC, SUB, SBB, DSB, CMP, INC, INCW, DEC, MPY, DIV, CMP 2.Logical: AND, OR, XOR, INV, COMPL, RR, RRC,RL, RLC, SBIT0, SBIT1, CMPBIT, CLR, SWAP, TST 3.Move: MOV (pl. 27), MOVW, XCHB 4.Stack&Status: LDST, LDSP, POP, PUSH, SETC, CLRC, DINT, EINT 5.Egyéb: BR, JMP, JMPBIT, DJNZ, CALL, CALLR, RTS, RTI, NOP, IDLE, TRAP

170 VLSI170 ”Energia-takarékos” (Standby) üzemmódok Különböző, nem egységes elnevezések: Power-save, Standby, Sleep, stb. Módok: 1. Egyes egységek leállítva, program szerint („Half active”) 2. Sleep: csak az „awake”-figyelés működik 3. Mint „Sleep”, de közben számolja az időt és időre visszatér 4. Csak interfész-t figyel 5. „HALT” leállítja az órát, minden leáll – reset-tel vagy külső órával indítható újra 6. Sub-clock (NEC találmány): 30kHz-es clock-ra vált át.

171 VLSI171 SW Reset Capture PWM 16-bit capture/ compare reg. compare 16-bit capture/ compare reg. 16-bit számláló 8-bit előszámláló Esemény bemenet Flag+Int. Overflow Ext. reset Timer/Counter egység

172 VLSI172 Timer modul „felprogramozása” Inicializálás: funkció kijelölése belső periféria-regiszterek betöltésével default értékek: legáltalánosabb felhasználási forma Regiszterek: 6 db. Control Regiszter (6x8 bit) a) Prescaler system-clock előosztás, Watchdog clock előosztás, túlcsordulás interrupt engedélyezés és flag, él-detektálás, compare interrupt, SW reset, PWM indulás, interrupt prioritások, b) Timer külső pinek definiciója (Timer vagy general purpose I/O, direction (input vagy output), data in/out 4 db. 16-bites regiszter Timer számláló, 2x compare regiszter, watchdog számláló

173 VLSI173 8-bit előszámláló MUX Belső órajel Külső esemény TIMER órajel Watchdog órajel MUX Prescaler modul

174 VLSI174 Input data Output data Pad CLR D Q Level 1 Requ. IE2 1 Enable Priority select Level 2 Requ. IE1 Polarity Interrupt kezelés Interrupt rendszer: fix sorrend, de két prioritási szint - globális (EINT, EINTH, EINTL) és egyedi engedélyezés - vektoros címzés: 7FBEh-től az ugrási címek

175 VLSI175 ADC SCI TIMER SPI Ext. INT LEVEL 1 LEVEL 2 Interrupt prioritások kijelölése

176 VLSI176 A/D átalakító blokksémája Input select Succesive Approximation ADC V REF select Data buffer Sample start Convert start Ready Digit. input In0 In7 Flag+Int.

177 VLSI177 Adatátviteli szabványok 1.Párhuzamos adatátvitel: berendezésen belül, byte, word, stb. 2.Soros átvitel: - órajel-vzetékes (clocked) adatátvitel - RS-232 (és változatai): mindkét oldalon „timebase” - órajel-visszaállítás adatból: preamble - egyvezetékes, órajel-hossz modulációs Strobe 0 1 t

178 VLSI178 Serial Communication Interface (SCI) felprogramozása Baud rate = CLK/(128*K), ahol CLK=kristály-frekvencia, K= konstans, beírandó SCI periféria-regiszterbe; kerekítési hiba <2% További regiszterek ill. bitek: - set TX and RX to privileg (nem hozzáférhető) üzemmódba - RS232 CLK pin → general purpose I/O - stop bit, even parity, 8-bits/char - enable interrupts - start transmit

179 VLSI START BIT STOP BIT LSB Az RS-232 soros átviteli szabvány

180 VLSI180 START | 1010 A 2 A 1 A 0 R/W |ACK| xxxx xxxx |Inc| xxxx xxxx |Inc|xxxx xxxx| STOP Az I 2 C soros átviteli szabvány Eszköz címe Byte címe 1. Adat byte 2. Adat byte Automatikus cím inkrementálás ACK=0: slave nyugta, lehúzza 0-ba, master elengedi adat vonalat ACK=1: nincs nyugta, slave felhúzza 1-be A0A0 A1A1 A2A2 GND V CC x DATA CLK

181 VLSI181 Start/Stop jelek az I 2 C-busznál Adat Órajel Stop Start

182 VLSI182 Mintavétel start Konverzió start Adat→ buffer Csatorna szelektálás Kész? C be UxUx RGRG R be Átalakító a) b) Serial Communication Interface (SCI) folyamatábrája

183 VLSI183 Serial Peripheral Interface (SPI) blokkvázlata Serial Data Reg. SPI Buffer Flag+Int. Slave-In, Master-Out Slave-Out, Master-In 8 Clock Rate Master/Slave átváltás Clock Out System Clock Baud Rate: max. 2,5 MBaud

184 VLSI184 Weak Pull-up PAD QD V CC Q D Input read Data bus Output enable Write output Data bus V CC I/O áramkör vázlata

185 VLSI185 Mikrokontrolleres fejlesztőrendszerek blokkvázlata μC RS-232 to PC ~8V EPROM TÁP Chip select RAM Blank RS-232 XTAL LED Bővítés

186 VLSI186 Mikrokontrolleres fejlesztés lépései 1. PC development system: File read in Edit Assembler compiler List file Make Run → Export, down load program into RAM Trap, stops run and back to PC Execute, program runs im RAM Registers read back Import, memory block read back

187 VLSI187 Mikrokontrolleres fejlesztés lépései 2. Step-by-Step üzemmód Tracing: kijelölt tárolók utólsó 1024 lépésben felvett értékének elmentése Real-time Simulator: időzített interuptok Real-time hardware emulator: minden regiszter és memória-rekesz tárolásra kerül, visszaolvasható C-compiler C-debugger

188 VLSI188 Motorola 68HC11 microcontroller 8K EPROM 256B RAM 512B EEPROM 2x16bit Timer 8-bit ADC Watchdog Security bit 192 byte on-chip boot loader AL E R/W 68HC11  C A8-A15 WE D0-D7 A0-A7 Special boot-strap mode load

189 VLSI189 68HC11 + XILINX coprocesszor Data Control XILINX FPGA PC Coprocesszor 68HC11  C Chip select RAM + EEPROM RS-232 Down-load Lépések: 1. Load program into XILINX 2. Load into 68HC11 EEPROM 3. Readback into XILINX

190 VLSI190 ffffffff 256 byte RAM címe d Utasítás kódja (opcode) Harvard-struktúrájú mikroprocesszor 16-bites szó-szerkezete Adat iránya

191 VLSI191 8 Program memória RAM ALU PC Dekóder További egységek Harvard-struktúrájú mikroprocesszor blokkvázlata

192 VLSI192 Beágyazható mikroprocesszor

193 VLSI193 Cache memóriák Hierarchikus memória-felépítés: L1I, L1D utasítás és adat-memória L2 L3 Main memory Disc L1 utasítás cache és fetch utasítás queue Ugrás jóslás Regiszter- és stack-kezelés Elágazás regiszterek Busz vezérlő és ECC Egészszám regiszterek Lebegőpontos regiszterek Lebegő- pontos egység Integer és multimédia egység L1- adat cache L3 cache L2 cac he Elágazás egység

194 VLSI194 Itanium-2 tip. 64-bites processzor L1 utasítás cache és fetch utasítás queue Ugrás jóslás Regiszter- és stack-kezelés Elágazás regiszterek Busz vezérlő és ECC Egészszám regiszterek Lebegőpontos regiszterek Lebegő- pontos egység Integer és multimédia egység L1- adat cache L3 cache L2 cac he Elágazás egység L1: write through, L2/L3: valid bit Pipeline, 6 utasítás/ciklus, párhuzamos működés, FIFOban queue, Domino CMOS, anti-race

195 VLSI195 Média-processzor (MAJC, Microprocessor Architecture for Java Computing) (VLIW, Very Large Instruction Word) 128-bit=4x32-bit Duál processzor, FFT, DCT, inverz DCT, MPEG-2, Domino CMOS Memória-vezérlő I/O portok PCI-busz csatl. I/O portok Utasítás cache Megosztott adat cache Graf. processzor Kapcsoló mátrix FU3 FU1 FU2 FU1FU0 FU0: kapcsoló mátrix, adat-cacheKülön utasítás dekóder Másik adatára vár

196 VLSI196 Digitális szűrők x(n) x(n-1) x(n-2) z -1 Latchz -1 y(n) h0h0 h1h1 h2h2 Latch x(n) x(n-1) x(n-2) z -1 x(n-3) y(n) h0h0 h 11 h 22 h3h3 Multiply-Accumulate (MAC) Pipeline üzem Latch nélkül: t=T MPY +2T ADD Latch beiktatásával: t=T MPY +T ADD 2T ADD T MPY

197 VLSI197 Diszkrét koszinusz-transzformáció (DCT) x(n)=bejövő mintavett, digitalizált jel, n=0,1,…..(N-1) a minta sorszáma, X(k)=transzformált érték, sorszáma k=0,1, ….(N-1). e(k)= 1/  2, ha k =0, egyébként pedig e(k)=1. N(N-1) szorzás. Azonos trigonometrikus szorzótényezőjű szorzatok összevonva, szorzás helyett összeadás. X(0)….X(7) transzformált értékek, összevonva az azonos koszinuszos tagokkal rendelkezőket: az összevont minták trigonometrikus szorzótényező c i =cos(iπ/16). A 8x7=56 szorzás helyett a fenti számítás csak 22 szorzási művelet. további egyszerűsítésekkel a szorzások száma 13-ra csökkenthető (több mint négyszeres sebesség-növekedést eredményez).

198 VLSI198 x (m,n) = NxN méretű mező képpontjai, y(k,l) a transzformált érték, α(k) = α(l) =1/  2, ha k=0, ill. l =0, egyébként egységnyi. adatok: adatfolyam Kétdimenziós diszkrét koszinusz-transzformáció áramkörei.

199 VLSI199 Kétdimenziós diszkrét koszinusz-transzformáció áramkörei. x(m,n) vektorok folyamatosan, T ciklusidővel, bit-párhuzamosan 8 elemes shift D regiszter sorba. 8 új vektor van a sorban: átírás az R regiszter-sorba, táblázatos szorzás A részletszorzatok összegzése: szummázás és visszacsatolt léptetés. Szorzás 8 vektorra párhuzamosan 8T idő alatt, D regiszter-sorba új adatok. A kimeneten az y(k,l) vektorok T ciklusidővel, sorosan lépnek ki. D ROM Shift Szummázó D ROM Shift Szummázó D ROM Shift Szummázó D D D Bemenet Kimenet R R R Regiszterek

200 VLSI Telecom áramkörök - szinkron digitális telefon-hálózat - ISDN - Aszinkron Transfer Mode (ATM) - Mobil telefon hálózat

201 VLSI Ki Be Jel-utak kialakítása Analóg átvitel: -Rotary-gépek - Crossbar - Mechanikus relék - Elszigetelt tirisztorok 14. bemenet→2. kimenet 16x16-os kapcsoló-mátrix

202 VLSI202 Mátrix keresztpont kapcsoló V CC Mátrix oszlop Oszlop- Cím Mátrix sor Adat aktív „0” „1”

203 VLSI x4 4x2 N Kimenetek Bemenetek = 4 N 2 =2 n=16 Kapcsoló-mátrix és felbontása Egyidejűleg max. nN 2 /N 1

204 VLSI204 Control Data S/H REF DAC Hold Successive Approximation Register (SAR) Control Register MUX Input Register GND V CC Analóg ki Analóg be Keret szinkron PCM Out Highway CLK Komp. Kóder-dekóder (CODEC) áramkör PCM In Highway

205 VLSI205 A szinkron távbeszélőhálózat: - 8-bites átvitel, - egy keret 32 átviteli csatornát fog össze, - a sínen átviendő frekvencia 8x32x8kHz=2,048MHz, - a bináris jel hossza 1/2,048MHz=0,488  s, - keret hossza 3,9  s - a 32 csatornából egy jelzések, tesztelés, - az időrés kijelölése: az átvitel alatt általában marad, de lehetőség van átvitel alatt más időrés kijelölésére is.

206 VLSI Digitális bemenet Analóg kimenet Dinamika-expanzió exponenciális görbével

207 VLSI207 SLIC Subscriber Line Interface Circuit BORSCHT: Battery Overvoltage Ring Supervision Codec Hybrid Test

208 VLSI208 Hibrid Vett jel Z 0 lezáróellenállás Adás Csavart érpár Áramirányok vételnél

209 VLSI bit-es keret (frame) 250  s/keret→ 192kbit/s B1,B2: két 64kbit/s PCM csatorna (hang, adat) D: egy 16kbit/s jelzőcsatorna. F: keret szinkron, L: vonal DC szint helyreállítás. FL B1LDLFL B2LDL LDL B1LDL B Keret ISDN =Integrated Services Digital Network ( szinkron, inverz AMI )

210 VLSI210 AMI kódolás (ISDN) Alternate Mark Inversion=váltakozó 1 invertálás, „1” váltakozik, „0”=zérus jelszint Inverze: „0” váltakozik, „1”=zérus jelszint: Zérus jelszintnek a logikai "1" felel meg, a logikai "0"-ra pedig váltás történik, mindig ellentétes irányban, mint az előző váltás. Folyamatos logikai "0"-ra a jel egyenáramú összetevője zérus Invertált AMI 1 Bitfolyam

211 VLSI211 High Density Bipolar 3 (HDB3) kódolás AMI kódolás (nem invertált), logikai „0”= nulla jelszint, „1” váltakozik, de: - 4 egymás utáni „0” esetén az utolsót megváltoztatják arra, amelyik a megelőző (legutóbbi) „1”-es szintje volt…! Hogy az egyenáramú összetevő zérus legyen, ezért: - A következő 4 egymás utáni „0” esetén az elsőt éppen ( az előző változtatással) ellentétesre változtatják.

212 VLSI212 ATM-hálózat kiépülése Végpont kérés elfogadás ATM kapcsoló virtuális útvonal A B elfogadás kérés Használat előtt ki kell építeni a vonalat, minden csomag ezen, előzés nincs! VPI: azonos az úton, de sok VCI-t használ. Kis cella→ kis bufferek

213 VLSI213 ATM packet GFC VPI VCI PTCLP ADAT FEJLÉC bitek byte-ok.. (48 Byte) HEC GFC (Generic Flow Control, Általános folyam vezérlő), VPI (Virtual Path identifier, Virtuális útvonal azonosító), VCI ( Virtual Channel Identifier, Virtuális csatorna azonosító), PT (Payload Type, Hasznos adat tipus), CLP (Cell Loss Priority, Cella elvesztés prioritás), HEC (Header Error Check, Fejléc hiba ellenőrzés).

214 VLSI bemeneti memória 8. bemeneti memória és dual-port RAM memória kezel é s 1. kimeneti memória 8. kimeneti memória Kimeneti t á rolók ésés bufferek Bemeneti t á rolók bufferek 8x4 bemenet Ó rajelek é s keretvezérlõk 8x4 kimenet Vezérlõ- jelek vezérlő interfész 8192 ATM cella byte SAM prioritás DRAM frissítés Ciklusidő = 26ns 4-bites portra: 155 Mbit/s 4 port összevonva. 622Mbit/s 32 bites portra:1,25Gbit/s Osztott memóriás (shared memory) ATM switch

215 VLSI215 ATM (ECL-es) bemeneti fokozat blokkvázlata CMOS-ECL átalakító ECL-CMOS átalakító 1/16 párhuzamosító Órajel- visszaállítás 16 Soros Be Párhuzamos kimenet

216 VLSI216 Mobil telefon 900MHz GSM - uplink: 890,2-914,8MHz, 123 csatorna, 200 kHz-es távolság minden frekvencia-csatornában 8 időrés = 8x124=992 adatcsatorna. 3 műszaki megoldás: -cellás rendszer →frekvencia-kihasználás - optimális összeköttetési feltételek (teljesítmény, stb.) beállítása - jel-tömörítési eljárás

217 VLSI217 A hálózat cellás felépítése A B C D E F G A B C D E F G A B D E F G az elõfizető haladási iránya C egy adott vivőfrekvencián működő cella

218 VLSI218 GSM adat-tömörítés rövid időszakaszban: lineáris predikció → n-edik minta p: a predikció fokszáma, α i : lineáris predikciós együtthatók (súlyok); értékük: adott jelfolyam (pl. beszédminta) jellege. Valóságos mintát összehasonlítjuk a megjósolttal, kettő különbsége = becslés hibája. A négyzetes hiba: Ennek a minimális értékét kell meghatározni !

219 VLSI219 Mobil készülék blokkvázlata (RF nélkül) Hang be Bluetooth S IM kártya Hang ki A/D+szűrő I Q D/A+szűrő I Dekódolás Viterbi HW gyorsító Kódolás GMSK Modulátor Equalizer D/A+szűrő Processzor + RAM + interface Teljesítmény GPRS LCD RF vezérlés Q A/D+szűrő JTAG Telep A/D+szűrő

220 VLSI220 RF szűrő Frekvencia osztó Oszcillátor Demodulátor, processzor 1. keverő Tükör elnyomás Csatorna kiválasztás 2. keverő AntennaLNA Tükör elnyomás IF szűrő 900MHz-es mobil készülék kétfokozatú szuperheterodin vevő fokozata Tükörfrekvencia: kω be ± nω oszc Keverék-frekvenciák:

221 VLSI221 L1L1 T1T1 T2T2 U be + V CC L3L3 L2L2 LGLG T1T1 U be LSLS C GS Bemeneti erősítő: Low Noise Amplifier (LNA) valós, ha: R be Probléma: Antenna-impedancia → R be → g m → drain-áram → zaj ? fele I D nMOS másik fele Fél-áramú CMOS Megoldásí.

222 VLSI222 U szab V CC L1L1 L8L8 C2C2 T1T1 T2T2 U ki + U be + U be U ki V CC T3T3 T4T4 T7T7 T6T6 T5T5 T8T8 L7L7 L4L4 L6L6 L5L5 L3L3 L2L2 C1C1 U ref Differenciális felépítésű szabályozható erősítő Referencia-fesz. Hangolt kör Diff. Erősítő T5/T6 ill. T7/T8 Szabályozott Párhuzamos terhelés

223 VLSI223 V CC V1V1 U G1 L2L2 T2T2 L1L1 T1T1 UCUC V2V2 C 1 =2pF U szab V CC =2.5V L1L1 L2L2 L3L3 C2C2 RtRt T1T1 T2T2 U ki U be Bemeneti π-tagos kiszajú, szabályozott erősítő terhelés Áram- szabályozás 1,1GHz-es feszültségvezérelt (VCO) oszcillátor V1,V2: Változtatható kapacitások

224 VLSI224 Frequency Shift Keying (FSK) idő f0f0 f1f1

225 VLSI225 Minimum Shift Keying (MSK) Frekvencia-shift detektálás: fázis mérés I/Q jelekkel. Amplitúdó=állandó, ezért nem okoz torzítást ! Kis sávszélesség (gyors felfutások és túllövések levágása: Gauss-szűrővel szűrve a jelet: GMSK (mobilok!) + 90  -fázisszög = „1” - 90  -fázisszög = „0” Q (Quadrature) I (In-phase)

226 VLSI226 I és Q-jelek a rádióadásban Helyi oszcillátor (vivőfrekvencia) 90  fázistolás I Q Szummázás Összetett RF kimeneti jel

227 VLSI227 I és Q-jelek a rádióvételben Helyi oszcillátor (vivőfrekvencia) 90  fázistolás Quadratura komponens Összetett RF bemeneti jel In-phase komponens

228 VLSI228 Adás/vétel-kapcsoló U vez Antenna R1R1 R2R2 R3R3 R4R4 C1C1 C2C2 Adás Vétel Vétel DC tápAdás DC táp U vez T1T1 T2T2 T3T3 T3T3

229 VLSI Számítógép hálózatok mikroáramkörei (PHY-layer) - Kódolások, Trellis-kód, Viterbi dekódoló - jelút kapcsoló, Batcher-Banyan áramkör - 100B-T hálózat - Gigabites hálózat - Bluetooth

230 VLSI230 Scrambler áramkör SR + + U be U ki XOR kapu Shift Regiszter

231 VLSI231 Kódoló áramkör 1-bit késleltetés 1-bit késleltetés MUX Kódolt bitfolyam XOR kapu Kódolatlan bitfolyam n n

232 VLSI232 Trellis kódolás sémája 1/00 1/10 0/10 1/11 0/00 0/01 0/11 S00 S01 S10 S01 S00 S11 1/00 n-edik állapot (n+1) -edik állapot 2-bites szimbólumok Trellis szimb.: TS

233 VLSI233 Viterbi dekódoló sémája RS (Received Symbol): 2-bites vett adat TS (Trellis Symbol): a rács adott ágához tartozó 2-bites érték BM (Branch Metric): ág mérőszám, a vett adat és a trellis szimbólum különbsége Hamming távolságban PM (Path Metric): útvonal mérőszám, az adott pontig az ág-mérőszámok összege Constraints: a ciklusok száma, amit figyelembe veszünk (pl. 9)

234 VLSI234 2 Dekódolás a Trellis rács alapján X S00 S01 S10 S X X X X X X X X X Adat Szimbólum RS: Vett szimbólum 3 3 ? TS RS-TS=11-11 RS-TS=11-00

235 VLSI235 ACS (Add-Compare-Sum) egység blokksémája Komparálás Szelektálás + + összeadó Minden lehetséges ágra minden lépésben PM+BM értéket elő kell állítani (Add), Ezeket össze kell hasonlítani (Compare), és a kiválasztott eredményt hozzáadni az addigi PM-értékhez (Sum). „Túlélő ág”

236 VLSI236 Analóg Viterbi dekódoló

237 VLSI237 Analóg Trellis dekódoló mintavevő, tartó és U/I diff. áramköre U be + C1C1 22  1a C2C2 22  1b C3C3 11  2a C4C4 11  2b V dd U G1 U G2 U1+U1+ U2+U2+ 11 22  1a  1b  2a  2b Trellis 1. szimbólum 1. bit beírása C 1 -be 1. bit tartás 1/2. bit 1. szimbólum beírása 2. szim. másik szimbólum szimultán kiírása U/I-re

238 VLSI238 Jelút kapcsoló MUX 1 2 n vezérlõ dekóder 1 2 n MUX DE dual-port RAM bemeneti cellák kimeneti cellák útvonal

239 VLSI239 Batcher-Banyan kapcsoló bemenetekkimenetek TG a) b) beki U kapcs U c)

240 VLSI NRZ Manchester Különbségi Manchester a) b) c) Bitfolyam Adat Ellentettje Logikai 1-nél szint „marad” váltás Manchester, Különbségi Manchester kód („10Base-T” hálózatok)

241 VLSI241 MLT Bitfolyam MLT3 -Multi-Level Transition („100 Base-T” hálózatok) „1”-re alternál, „0”-ra marad

242 VLSI242 BER = Hibásan vett bitek száma Összes adott bitek száma Amplitúdó Idő Névleges logikai "0' Névleges logikai "1' Szem-görbe („Eye-diagram”) - zaj - jitter Bit Error rate:

243 VLSI243 PAM-5 modulált jel szemgörbéje Pulse shaping: nagyobb intenzitású jelek csillapítva, sugárzás csökken

244 VLSI244 árnyékolatan sodrott érpár Tx Rx Tx H 125Mb/s H Tx Rx Tx HH Rx Tx HH Rx Tx HH Gigabites Ethernet átvitele sodrott érpárakkal PAM-5: 2,25 bit/ciklus 4 érpáron: 4x2,25=9bit/ciklus 8bit adat, 1bit hibajav. 5 4 =625 kombináció, 2byte (páros/páratlan), =2x256=512 komb., maradék: hibajav, S/N.

245 VLSI BASE-T PCS  PMA MUX/DMUX PHY control DAC/ADC 10BASE-T PCS  PMA 100BASE-TX PCS  PMA Meghajtók, Vevők GMII, MII Interfész Hibridek PAM-5 MLT-3 Manchester- kód Külső vezérlés Kombinált, Gigabit/s adó-vevő blokkséma Régebbi rendszerek Media Independent Interface Gigabit Media Independent Interface

246 VLSI246 Gigabit-es rendszer elemei Physical Medium Attachment Transzform. Gigabit Media Independent Interface Adóoldali PCS DAC Meghajtók, vevők Hibridek MUX/DMUX GMII Interfész Adóoldali PMA Vevőoldali PCS Vevőoldali PMA Physical Coding Sublayer

247 VLSI247 Adaptív kiegyenlítő Echo & áthallás elnyomás (analóg) AGC Vonal DC korrekció Szint- felbontó Forward error correction Delay Skew Descrambler Vevő logika szabványos GMII, Transceiver felé 1. PMA-egység (sodrott érpár, hibridről), analóg PCS-egység, digitális vett PAM-5 jel Gigabites Ethernet vevő blokkséma PMA: Physical Medium Attachment PCS: Physical Coding Sublayer GMII: Gigabit Media Independent Interface Négy sodrott érpár 1. 5 diszkrét szint Adaptív dig. szűrő 8-állapotú trellis dekódolás, legvalósz. szimb. Bitkeverés fordított műv. Baseline wander corr.

248 VLSI248 Adat be 0,75 0,25 Z -1 PAM-5 JELEK 17/ 5-ös Táblázat Analóg szűrő Hibrid meghajtók PMA (Physical Media Attachment) blokk adóoldali egységei Impulzus formáló (Partial Response Shape, PRS ) X ki =0,75X n +0,25X n- 1

249 VLSI249 Tipikus impulzus visszhang görbék Minták Négy jelentős reflexió +1 -0,5 +0,5 1-0 átmenetre, 18 pontban (mintavétel=8ns), Távolság (mintavételi idő) és amplitúdó. Transceiver autom. tárol és eszerint kivon

250 VLSI250 Mixed-mode visszhang elnyomó áramkör DAC 1 DAC 4 Selector Kimenet Súlytényező beállítás 250 MHz adat be Vett jel Visszhang elnyomott jel Emulált visszhang m 4 m 1 64 x 1 bit FIFO Visszhang kioltás Tanulási folyamat: Reflektált jel→DAC, adott stratégia szerint optimalizálás (pl. LMS,Least Mean Square)) DA átalakítás, analóg összegzés és kivonás

251 VLSI251 TDx/Rx GND TX RX Ütközés Vcc GND Koaxiális kábel átvivő határfelület (DTE) Adatvégződés Közegélérési egység (MAU) Gazdagép DC/DC átalakító 62 bit2 bit6 bájt 2 bájt4 bájt Előhang SFD Forrás HosszAdatFCS Célállomás címe bájt

252 VLSI252

253 VLSI253 A 2,4GHz-es (Bluetooth) átvitel áramkörei Bluetooth rendszer: - WPAN Wireless Personal Area Network m - spread spectrum (káosz-elmélet) - frekvencia ugrálás (hopping) - interferencia-mentes - robot-irányítás WIFI-rendszer (USA)

254 VLSI254 Nagysebességű, 2,4 GHz feletti transceiverek Soros interfész a a fotodióda és a meghajtó lézer felé (optikai illesztés külön áramkör) Órajel előállító, incl. többszörözés, ellenőrzés Deskew áramkörök Scrambler áramkörök Kódoló/dekódoló (Codec) Bit-hibaarányt (BER, Bit Error Rate) mérő ák. Szokásos adatátviteli ák., keretezés, soros/párh., etc. JTAG – Boundary Scan, I 2 C interfész Mikrokontroller a vezérlésre, tesztelésre és debug-ra.

255 VLSI255 Nagysebességű órajel-visszaállító, 2,4 GHz Detektálás vesztés Referencia órajel Adat Bemenet (fényszál) Frekvencia ablak detektor Fázisdetektor Feszültség-vezérelt oszcillátor Szűrő Visszaállított órajel Visszaállított adat Jelvesztés Relatív sávszélesség pl. 0.01%

256 VLSI256 osztó Oszcillátor Csatorna kiválasztás osztó Csatorna kiválasztás osztó LNA Teljesítmény erősítő Alapsávi processzálástól QAM mod/demod. Mixer Bluetooth tranceiver blokksémája

257 VLSI257 V CC L1L1 U LO2 T5T5 T6T6 T7T7 T8T8 U RF C1C1 I gen U IF,I U IF,Q T1T1 T2T2 T3T3 T4T4 2,4 GHz-es kimenőoldali keverő (upconverter) Egymástól 90 fokra eltólt középfrekvenciás jelek Végerősítő meghajtása Local oscillátor T1-T4: árammá Alakít és összead T5-T8: keverők

258 VLSI VLSI áramkörök tervezése

259 VLSI259 Tervezési eljárások összefoglalása 1.Mikroprocesszor, mikrokontroller (Neumann, Harvard) 2.FPGA → VHDL szintézis 3.System-on-Chip → particionálás +VHDL szintézis 4.Sziliciumra tervezés standard cellákkal 5.Full-custom sziliciumra tervezés, zömmel meglévő cellákkal 6.Full-custom, alapvetően új, nagy cellákkal 7.Cellák tervezése → SPICE 8.Mixed-mode cellák, RF cellák → SPICE (!!) 9.Multichip → particionálás 10.Hibrid technológiai megoldások Rendszertervezés: célfüggvény (sebesség, fogyasztás, méret), algoritmus (pontosság, csonkítás, összevonás, stb.) t→ω transzformáció, predikció, stb. Chip tervezése:

260 VLSI260 Standard cellás tervezés Állandó m-magasságú cellák Cellák összekapcsolása Inverter 2-bemenetű NAND D-flipflop Huzalozási csatorna 3-bemenetű NOR InverterD-flipflop Standard cellák sora

261 VLSI261 VLSI tervezési lépések áttekintése Rendszerszintű specifikáció Regiszter-Transzfer szintű terv Szintézis Követelmények Gyártási előírások

262 VLSI262 A tervezés részletei Elképzelés Specifikáció Szimuláció Viselkedés-szintű leírás Logikai optimalizálás Regiszter-szintű leírás Layout tervezés Tervezési szabály ellenőrzés Elhelyezés és huzalozás Layout extrakció Szeletgyártás Szerelés, tokozás, mérés Behaviour level RTL level Cella-könyvtár Reuse Place and Route Design Rule Check Silicon foundry

263 VLSI263 Órajelek szétosztása a chipen Központi órajel-meghajtó generátor

264 VLSI264 Az órajel-szétosztás áramkörei Órajel generátor 2. meghajtó Helyi elosztó 1. meghajtó Ismétlő- erősítő 2. meghajtó

265 VLSI265 Tápvonalas órajel-vezetés a chipen CLK+ CLK  fémréteg Szigetelő- réteg Laterális árnyékolás

266 VLSI266 Repeater CLK+ =0, CLK2+ =0 ill. CLK3+ =1, K=M=0, N=1. CLK2+: 0→1 N=0, T5 tölti C-t, T7 lezár; ekkor még CLK2  =1. Ha eléri T11-T12 billenési szintjét, CLK3+ =0, K=1, M=1, T10 lezár és T6 kinyit, látszólag kisütés, amíg a negált jel lefutásával CLK2  =0 lesz, K=0, T8-T10 keresztül a kapacitás telepre.

267 VLSI267 Deskew áramkör az órajelek szétosztásához Finom szabályozás V CC Durva szabályozás Sel 4x Mu x 2x 1x 2x4x

268 VLSI268 Handshake t3t3 t2t2 t1t1 Bemeneti adat Kimeneti adat Request Acknowledge

269 VLSI269 Ön-időzítő áramkör Időzítés ki Időzítés be Áram érzékelő V CC Logikai áramkör Latch Minimális késleltetés áramkör Bemenet Kimenet

270 VLSI Mikroáramkörök mérése -Boundary Scan - élettartam-mérések - I DDQ -Mérőautomaták, pinelektronika

271 VLSI271 Bypass Regiszter Controller TDI TMS TCK TDO A1 B1 Boundary Scan Register, BSR 18 bit 1 bit 3 bit 8 bit Channel 1. OE*DIR OE*DIRn Regiszter Control Regiszter Utasítás 1-bites Boundary-Scan mikroprocesszor

272 VLSI272

273 VLSI273 Romlási folyamat mértéke [log f deg ] 1/T [1/ o K] 20 o C 180 o C

274 VLSI274 T2T2 T3T3 A V CC A YBYB YAYA B1B1 B2B2 B2B2 T1T1 T4T4 T5T5 T6T6 rövidzár I DDQ

275 VLSI275 U high U low U 0max U 1min PIN Hiba- logika Strobe Várt adat Kiértékelés Ablak-komparátor HH LL SW 1 SW 0


Letölteni ppt "VLSI1 VLSI áramkörök. VLSI2 Történelem Planar techn. Dinamikus – kapacitív tárolás Küszöbfeszültség instabilitás – analóg… CODEC – telefónia EPROM – floating."

Hasonló előadás


Google Hirdetések