Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke MIKROELEKTRONIKA, VIEEA306 MOS áramkörök: CMOS áramkörök,

Az előadások a következő témára: "Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke MIKROELEKTRONIKA, VIEEA306 MOS áramkörök: CMOS áramkörök,"— Előadás másolata:

1 http://www.eet.bme.hu Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke MIKROELEKTRONIKA, VIEEA306 MOS áramkörök: CMOS áramkörök, konstrukciós kérdések http://www.eet.bme.hu/~poppe/miel/hu/14-CMOS.ppt

2 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2013-11-15 CMOS áramkörök, konstrukciós kérdések © Poppe András, BME-EET 2008-2013 2 Vizsgált absztrakciós szint RENDSZER (SYSTEM) RÉSZEGYSÉG (MODULE) + KAPU (GATE) ÁRAMKÖR (CIRCUIT) n+ SD G ESZKÖZ (DEVICE) V out V in

3 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2013-11-15 CMOS áramkörök, konstrukciós kérdések © Poppe András, BME-EET 2008-2013 3 A CMOS inverter V DD GND KI BE n p V DD GND KI=0 BE=1 V DD GND KI=1 BE=0 Állandósult állapotban a két tranzisztor közül mindig csak az egyik vezet, a másik lezárt

4 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2013-11-15 CMOS áramkörök, konstrukciós kérdések © Poppe András, BME-EET 2008-2013 4 2 alapeset, a tápfeszültségtől és a tranzisztorok küszöbfeszültségétől függően 1. kis tápfeszültség: V DD < V Tn + |V Tp | egyszerre csak az egyik tranzisztor vezet 2. nagyobb tápfeszültség V DD > V Tn + |V Tp | átkapcsoláskor egyszerre vezet mindkét tranzisztor U BE U V Tn V V Tp V DD V Felső tranzisztor vezet 0 0 Alsó tranzisztor vezet Felsőtranzisztor V Tp vezet Alsó tranzisztor vezet A CMOS inverter karakterisztikája

5 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2013-11-15 CMOS áramkörök, konstrukciós kérdések © Poppe András, BME-EET 2008-2013 5 A CMOS inverter karakterisztikája ► 1. Kis tápfeszültség: V DD < V Tn + |V Tp | a karakterisztika: = DD KI V U < TnBE VUha............... -<< TpDDBETn VVUVhahatározatlan.... -< TpDDBE VVUha.......................... 0 U BE V Tn V DD -V-V Tp V DD V U KI határozatlan V DD U BE V DD -V-V Tp V DD U KI V Tn A transzfer karakterisztika középső szakasza nagyon meredek, ez a CMOS inverter jellegzetes előnye.

6 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2013-11-15 CMOS áramkörök, konstrukciós kérdések © Poppe András, BME-EET 2008-2013 6 ► Karakterisztika szerkesztése A CMOS inverter karakterisztikája ► 2. Nagy tápfeszültség: V DD > V Tn + |V Tp | Átkapcsoláskor? - "egymásba vezetés"

7 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2013-11-15 CMOS áramkörök, konstrukciós kérdések © Poppe András, BME-EET 2008-2013 7 Méretezés szimmetrikus működésre: Ha U BE =U K komparálási feszültség, a két tranzisztor árama megegyezik: U GSp =V DD -U K U GSn =U K A CMOS inverter A komparálási feszültség a két tranzisztor áramállandójának az arányától függ. Ha a komparálási feszültséget a tápfeszültség felére szeretnék beállítani, és V Tn =|V Tp |, akkor K n =K p -t kell beállítani. mivel a lyukak mozgékonysága kb. 2... 2.5x kisebb (lásd: Elektronika jegyzet) A komparálási feszültség a W/L arányokkal változtatható

8 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2013-11-15 CMOS áramkörök, konstrukciós kérdések © Poppe András, BME-EET 2008-2013 8 A CMOS inverter – dinamikus kar. ► Kapcsolási idők számítása  Mitől függenek? a kimenet áram-meghajtó képességétől a kimenetet terhelő kapacitástól ► Ha a két tranzisztor pontosan komplementer karakterisztikájú, a kapcsolási idők (fel- és lefutás) is egyformák lesznek (K n =K p és V Tn =|V Tp |)

9 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2013-11-15 CMOS áramkörök, konstrukciós kérdések © Poppe András, BME-EET 2008-2013 9 A kapacitások: ► Meghajtó fokozat tranzisztorainak belső kapacitásai ► Következő fokozat tranzisztorainak bemeneti kapacitásai ► Vezetékezés kapacitása V out1 V in M2M2 M1M1 M4M4 M3M3 V out2 C DB2 C DB1 C GD12 intrinsic MOS transistor capacitances C G4 C G3 extrinsic MOS transistor (fanout) capacitances CwCw wiring (interconnect) capacitance

10 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2013-11-15 CMOS áramkörök, konstrukciós kérdések © Poppe András, BME-EET 2008-2013 10 A kapacitások ► A belső kapacitásokat már érintettük:  S-G G-D átlapolási kapacitások  a csatorna kapacitása  a pn átmenetek kapacitásai ► A vezetékezés kapacitása  az összekötő vezetékek geometriájától függ (szélesség, hosszúság)  a technológiai fejlődésével jelentősége egyre nő Lásd később

11 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2013-11-15 CMOS áramkörök, konstrukciós kérdések © Poppe András, BME-EET 2008-2013 11 A CMOS inverter – dinamikus kar. ► Kapcsolási idők számítása  azonos kapcs. idők, integrálás a kapacitás szélső feszültség értékeire: V LM – a terhelő kapacitás minimális feszültsége  Ha akkor Csökkenthető a tápfeszültség vagy W/L növelésével

12 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2013-11-15 CMOS áramkörök, konstrukciós kérdések © Poppe András, BME-EET 2008-2013 12 A CMOS inverter fogyasztása ► Statikus fogyasztás nincs, mert nincs statikus áram ► Átkapcsoláskor van dinamikus fogyasztás, amely 2 részből áll:  Egymásba vezetés: A bemenő jel felfutásának egy szakaszában mindkét tranzisztor egyszerre vezet, ha V Tn <U BE <V DD -V Tp  Töltés-pumpálás: Jelváltásokkor a kimeneten lévő C L terhelést 1-re váltáskor a p tranzisztoron keresztül tápfeszültségre töltjük, majd 0-ra váltáskor az n tranzisztoron keresztül kisütjük. Töltést pumpálunk a tápból a föld felé.

13 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2013-11-15 CMOS áramkörök, konstrukciós kérdések © Poppe András, BME-EET 2008-2013 13 A CMOS inverter fogyasztása ► Egymásba vezetés: A bemenő jel felfutásának egy szakaszában mindkét tranzisztor egyszerre vezet, ha V Tn <U BE <V DD -V Tp az átfolyó töltés:, ahol t UD az idő, amíg áram folyik, b egy konstans, ami az átkapcsoló jel alakjától függ. b  0.1-0.2 P ~ f V DD 3

14 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2013-11-15 CMOS áramkörök, konstrukciós kérdések © Poppe András, BME-EET 2008-2013 14 A CMOS inverter fogyasztása ► Töltéspumpálás: Jelváltásokkor a kimeneten lévő C L terhelést 1-re váltáskor a p tranzisztoron keresztül tápfeszültségre töltjük, majd 0-ra váltáskor az n tranzisztoron keresztül kisütjük. P cp =f C L V DD 2 A töltéspumpálás teljesítmény igénye arányos a frekvenciával és a tápfeszültség négyzetével. ► A teljes fogyasztás a 2 összege (ha egymásba vezetés is van), arányos a frekvenciával és a tápfeszültség 2. ill. 3. hatványával.

15 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2013-11-15 CMOS áramkörök, konstrukciós kérdések © Poppe András, BME-EET 2008-2013 15 CMOS áramkörök fogyasztásának összetevői ► Dinamikus összetevők – minden kapcsolási eseménykor  egymásbavezetés, töltéspumpálás  eseménysűrűséggel arányos órajel frekvencia az áramkör aktivitása ► Parazita jelenségek miatt további összetevők:  küszöb alatti áramok  pn-átmenetek szivárgási áramai – leakage: ma már nagyon jelentős  szivárgás a gate dielektrikumon keresztül

16 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2013-11-15 CMOS áramkörök, konstrukciós kérdések © Poppe András, BME-EET 2008-2013 16 Konstrukciós kérdések ► CMOS kapuk szerkesztése ► Gyártás (poli-Si gate-es technológia áttekintése) ► Layout

17 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2013-11-15 CMOS áramkörök, konstrukciós kérdések © Poppe András, BME-EET 2008-2013 17  ezek kombinációja: komplex kapu CMOS kapuk ► nMOS kapcsolóhálózat szerkesztése: ► Kapcsolók helyett nMOS tranzisztorok ► Load helyett nMOS áramkör duálisa: pMOS hálózat  soros áramút: NAND kapcsolat  párhuzamos áramút: NOR kapcsolat

18 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2013-11-15 CMOS áramkörök, konstrukciós kérdések © Poppe András, BME-EET 2008-2013 18 ► A CMOS inverterben mindkét tranzisztort vezéreljük. ► A kapuk esetében egy "felső" (pMOS) ill. "alsó" (nMOS) hálózat fog megjelenni, mindkét hálózat annyi tranzisztorból áll, ahány bemenete van a függvénynek.  Azoknál a bemeneti kombinációknál, ahol a függvény értéke 0, az alsó hálózat rövidzár a kimenet és a föld között, míg a felső hálózat szakadás a kimenet és a táp között  ha a függvény értéke 1, akkor az alsó hálózat szakadás, a felső hálózat rövidzár A p ill. n tranzisztorokkal duális hálózatokat kell megvalósítani ► Azonos bemenetek tranzisztorait össze kell kötni CMOS kapuk

19 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2013-11-15 CMOS áramkörök, konstrukciós kérdések © Poppe András, BME-EET 2008-2013 19 CMOS kapuk ► NOR kapu ► NAND kapu Egy n bemenetű CMOS kapuhoz 2n db tranzisztorra van szükség (passzív terhelésű kapuknál csak n+1 kell)

20 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2013-11-15 CMOS áramkörök, konstrukciós kérdések © Poppe András, BME-EET 2008-2013 20 Komplex CMOS kapuk szerkesztése ► duális topológia (hurokból vágat, vagatból hurok) ► duális alkatrészekkel: nMOS helyett pMOS ► azonos bemenetekhez tartozó tranzisztorok gate-jeit összekötni ► W/L arányok helyes méretezése

21 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2013-11-15 CMOS áramkörök, konstrukciós kérdések © Poppe András, BME-EET 2008-2013 21 Vizsgált absztrakciós szint RENDSZER (SYSTEM) RÉSZEGYSÉG (MODULE) + KAPU (GATE) ÁRAMKÖR (CIRCUIT) n+ SD G ESZKÖZ (DEVICE) V out V in

22 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2013-11-15 CMOS áramkörök, konstrukciós kérdések © Poppe András, BME-EET 2008-2013 22 Egy kiürítéses inverter layout rajza ► Layout = az egymást követő maszkokon kialakítandó 2D-s alakzatok együttese ► Minden egyes maszkhoz színkódot rendelünk:  aktív terület: piros  poli-Si: zöld  kontaktusok:fekete  fémezés:kék ► Maszk == layout sík (réteg) S G D S G D Hol van tranzisztor? Ahol adalékolt régió között csatorna lehet CHANNEL = ACTIVE AND POLY

23 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2013-11-15 CMOS áramkörök, konstrukciós kérdések © Poppe András, BME-EET 2008-2013 23 Si-compilerek ► Logikai séma vagy magasszintű leírás ► Tranzisztor szintű kapcsolási rajz W/L adatokkal ► Pálcika diagramos layout ► Tényleges layout  automatikus konverzió az egyes leírásmódok között  HARDVERSZINTÉZIS 1.Viselkedési leírásból struktúrális 2.Struktúrális leírás implementációja adott technológiával: technology mapping Most a cél IC megvalósítás alapjait láttuk Lehet FPGA-ra is

24 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2013-11-15 CMOS áramkörök, konstrukciós kérdések © Poppe András, BME-EET 2008-2013 24 CMOS inverter layout rajza p zseb n zseb

25 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2013-11-15 CMOS áramkörök, konstrukciós kérdések © Poppe András, BME-EET 2008-2013 25 Egyszerűsített layout: pálcika diagram (stick diagram) aktív zóna poli fém kontaktus Vdd Out In GND In Out W/L arányokat megadjuk 2/2

26 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2013-11-15 CMOS áramkörök, konstrukciós kérdések © Poppe András, BME-EET 2008-2013 26 Layout primitívek: egyszerű alakzatok Gate (poli-Si mintázat maszkja) Kontaktusok (ablaknyitó maszk az oxidon) S/D kivezetések (fémezés mintázat maszkja) Aktív zóna (ablaknyitó maszk a vékony oxidon)

27 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2013-11-15 CMOS áramkörök, konstrukciós kérdések © Poppe András, BME-EET 2008-2013 27 nMOS tranzisztor layout rajza: layout primitívek tényleges maszkoknak megfelelő rétegeken nMOS tranzisztor layout rajza + körvonalrjaz + pineknMOS tranzisztor makro: körvonalrajz, pinek rajza, feliratok: pszeudo rétegeken nMOS D S G G Layout makrok - primitívekből

28 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2013-11-15 CMOS áramkörök, konstrukciós kérdések © Poppe András, BME-EET 2008-2013 28 Layout makrok - makrokból és primitívekből nMOS D S G G pMOSDS G G Kapu szintű layout

29 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2013-11-15 CMOS áramkörök, konstrukciós kérdések © Poppe András, BME-EET 2008-2013 29 n+ p-Si hordozó n zseb p+ CMOS struktúra (inverter)

30 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2013-11-15 CMOS áramkörök, konstrukciós kérdések © Poppe András, BME-EET 2008-2013 30 ► Többlet maszkok:  n-zseb (vagy p-zseb, a szubsztrát típusától függően)  p diffúzió (vagy n-diffúzió, a szubsztrát típusától függően) ► Több fémréteges CMOS:  minden fémréteghez saját maszk,  kontaktusok, viák ► Több poli réteg is lehetséges (analóg CMOS) ► Tipikus: 15..20 maszk ► Bizonyos szabályok betartandók a gyárthatósághoz: tervezési szabályok  a technológiából következnek, IC gyár adja CMOS struktúrák

31 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2013-11-15 CMOS áramkörök, konstrukciós kérdések © Poppe András, BME-EET 2008-2013 31 Egy CMOS áramkör layout részlete INV NAND3 A layout jól visszafejthető: ellenőrzés, valós késleltetések Csak 2 fém réteg

32 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2013-11-15 CMOS áramkörök, konstrukciós kérdések © Poppe András, BME-EET 2008-2013 32 Modern vezetékezés

33 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2013-11-15 CMOS áramkörök, konstrukciós kérdések © Poppe András, BME-EET 2008-2013 33 Példa: Intel 0.25 mikronos technológia 5 metal layers Ti/Al - Cu/Ti/TiN Polysilicon dielectric

34 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2013-11-15 CMOS áramkörök, konstrukciós kérdések © Poppe András, BME-EET 2008-2013 34 Vezetékek kapacitásai elektromos erővonalak W H t di dielektrikum (SiO 2 ) hordozó C pp = (  di /t di ) WL áramirány dielektromos állandó (SiO 2 => 3.9) L Párhuzamos fegyverzetek: parallel plate capacitance

35 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2013-11-15 CMOS áramkörök, konstrukciós kérdések © Poppe András, BME-EET 2008-2013 35 Vezetékek kapacitásai interwire fringe pp C wire = C pp + C fringe + C interwire = (  di /t di )WL + (2  di )/log(t di /H) + (  di /t di )HL párhuzamos lemez szél kapacitás vezetékek közötti H

36 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke 2013-11-15 CMOS áramkörök, konstrukciós kérdések © Poppe András, BME-EET 2008-2013 36 További hatások a vezetékeknél ► Ellenállás ► Elosztott paraméteres RC vonal Diffúziós egyenlet