MIKROELEKTRONIKA, VIEEA306 Integrált áramkörök: áttekintés, főbb jellemzők, a gyártás és a tervezés kapcsolata, költségek http://www.eet.bme.hu/~poppe/miel/hu/16-ICtervezes1.ppt

Újból a gyártásról és a fejlődési trendekről A Moore törvény és annak megnyilvánulásai Roadmap adatok 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

Ismétlés Láttuk, hogy a mai modern digitális IC-k milyen alapegységekből építkeznek CMOS alapkapuk főbb tulajdonságok, konstrukció logikai modellből kapcsolási rajz Láttuk, hogy a gyártási folyamatnak mi a lényege planáris technológia, fotolitográfia Láttuk, hogy a felületi struktúrát a maszkok 2D-s alakzatai egyértelműen meghatározzák: layout Láttuk, hogy a logikai sémából egyenes út vezet a layoutig: Si-compiler Most áttekintjük az IC gyártás egyéb aspektusait 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

Mikroelektronika: az egyik leggyorsabban fejlődő iparág Moore törvény 1965-ben Gordon More megjósolta, hogy az egy lapkára integrálható tranzisztorok száma 14..18 havonta megduplázódik (exponenciális növekedés) A jóslat továbbra is helytálló. Az 1 millió tranzisztor/lapka határt az iparág a 80-as években törte át 2300 tranzisztor, 1 MHz-es órajel frekvencia (Intel 4040) - 1971 16 millió tranzisztor (Ultra Sparc III) 42 millió tranzisztor, 2 GHz-es órajel frekvencia clock (Intel P4) - 2001 140 millió tranzisztor, (HP PA-8500) More than Moore: elemsűrűség erőteljesebb fokozása, pl. 3D kialakítással (pl. RAM-ok, lásd pen drive-ok) 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

Mikroelektronika: az egyik leggyorsabban fejlődő iparág 2300 tranzisztor 42 millió tranzisztor Intel 4004 Intel Pentium IV 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

Változás: automatikus tervezés és reguláris struktúrák Intel 4004 (‘71) Intel 8080 Intel 8085 Intel 8286 Intel 8486 Forrás: Intel 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

Processzorok 2002-es toplistája Föbb jellemzők összefoglaló táblázata: órajel frekvencia, lapka mérete, tranzisztorok száma fogyasztás 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

A Moore törvény processzorokra A tranzisztorok száma kb. 2 évente megduplázódik: 4004 8008 8080 8085 8086 286 386 486 Pentium® proc P6 0.001 0.01 0.1 1 10 100 1000 1970 1980 1990 2000 2010 Year Transistors (MT) 2X growth in 1.96 years! Forrás: Intel 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

Legújabb Intel Xenon processzor 1.9 milliárd tranzisztor 45nm technológia 16Mbyte Cache 6 mag 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

A DRAM kapacitás fejlődése Három évente 4-szeres növekedés: 1 A4-es gépelt oldal 1 átlagos könyv 2 óra audio CD, 30 s HDTV emberi agy, emberi DNS 1.6-2.4 m 1.0-1.2 m 0.7-0.8 m 0.5-0.6 m 0.35-0.4 m 0.18-0.25 m 0.13 m 0.1 m 0.07 m 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

Lapka méret (die size) növekedése 10 év alatt kb. 2-szeres növekedés, 7%-os éves növekedés (megfelel a Moore tv-nek) 4004 8008 8080 8085 8086 286 386 486 Pentium ® proc P6 1 10 100 1970 1980 1990 2000 2010 Year Die size (mm) Forrás: Intel 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

Órajel frekvencia növekedése 2 év alatt kb. 2-szeres növekedés P6 Pentium ® proc 486 386 286 8086 8085 8080 8008 4004 0.1 1 10 100 1000 10000 1970 1980 1990 2000 2010 Year Frequency (Mhz) 2X every 2 years Forrás: Intel 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

Növekvő fogyasztás (disszipáció) Folyamatos növekedés figyelhető meg a vezető processzorok esetében P6 Pentium ® proc 486 386 286 8086 8085 8080 8008 4004 0.1 1 10 100 1971 1974 1978 1985 1992 2000 Year Power (Watts) Korlátozó tényezővé válik Forrás: Intel 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

A technológia trendjei: SIA roadmap Vezető ipari szakértők által folyamatosan frissített előrejlezések a mikroelektronikai technológiák (IC gyártás) várható fejlődési irányairól Year 1999 2002 2005 2008 2011 2014 Feature size (nm) 180 130 100 70 50 35 Mtrans/cm2 7 14-26 47 115 284 701 Chip size (mm2) 170 170-214 235 269 308 354 Signal pins/chip 768 1024 1280 1408 1472 Clock rate (MHz) 600 800 1100 1400 1800 2200 Wiring levels 6-7 7-8 8-9 9 9-10 10 Power supply (V) 1.8 1.5 1.2 0.9 0.6 High-perf power (W) 90 160 174 183 Battery power (W) 1.4 2.0 2.4 2.2 http://www.itrs.net/ntrs/publntrs.nsf NTRS = National Technolgy Roadmap for Semiconductors SIA = Semiconductor Industry Association Node years: 2007/65nm, 2010/45nm, 2013/33nm, 2016/23nm 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

A minimális csíkszélesség (MFS) csökkenésére adott jóslatok 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

Tápfeszültség, küszöbfeszültség, oxidvastagság alakulása Közelítjük a fizikai korlátokat: A tápfeszültség, a küszöbfeszültség és a gate oxid vastagságának csökkentése, a csatornahossz csökkenésével 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

Tervezői produktivitás növekedése A tervezői produktivitás növekedése elmarad a méretcsökkentés miatti komplexitás növekedés mögött: 2003 1981 1983 1985 1987 1989 1991 1993 1995 1997 1999 2001 2005 2007 2009 Logic Tr./Chip Tr./Staff Month. x 21%/Yr. compound Productivity growth rate 58%/Yr. compounded Complexity growth rate 10,000 1,000 100 10 1 0.1 0.01 0.001 Logic Transistor per Chip (M) 100,000 (K) Trans./Staff - Mo. Productivity Complexity 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

Az IC tervezés és gyártás néhány globális problémája Növekvő komplexitás, növekvő költségek Szakadék a komplexitás és a tervezői kapacitások között Gyártás és tervezés szétválása Költségcsökkentési módok 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

Kihívások a tervezés kapcsán Mikroszkópikus dolgok ultra nagy sebességek disszipáció és feszültségesés a vezetékeken az összekötő vezetékek növekvő jelentősége zaj, áthallás megbízhatóság, gyárthatóság órajel szétosztása Makroszkópikus dolgok piacra való bevezetés ideje (time-to-market) a tervezés bonyolultsága (milló darab kapu) magas absztrakciós szint tesztelhetőre tervezés újrafelhasználhatóság, szellemi tulajdon (IP) kérdése, portolhatóság systems on a chip (SoC) különböző tervező eszközök együtt-működése (tool interoperability) ÉV Tech. (MFS, μm) Komplexitás Órajel frekvencia Tervezői létszám 3 évre Tervezési költség 1997 0.35 13 M Tr. 400 MHz 210 $90 M 1998 0.25 20 M Tr. 500 MHz 270 $120 M 1999 0.18 32 M Tr. 600 MHz 360 $160 M 2002 0.13 130 M Tr. 800 MHz 800 $360 M 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

Egy globális terv jellemzői Funkcionalitás Költségek Egyszeri, fix költségek (NRE) – a tervezésre fordított munka Darabszám arányos költségek (RE) – anyagok, tokozás, tesztelés Megbízhatóság, robosztusság Zaj határok Zajtűrés Jóság / teljesítmény (performance) Sebesség (késleltetés) Fogyasztás (energiaigény) Piacra való bevezetéshez szükséges idő (time-to-market) 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

IC-k előállítási költségei Egyszeri, fix költségek: NRE (non-recurring engineering) Az IC terv előállításának költségei a tervezésre fordított munka, tervező CAD rendszer licenszdíja a terv ellenőrzésére fordított munka a maszk előállítás költségei A terv bonyolultsága és a tervező produktivitása (termelékenysége) határozzák meg Kis sorozatú gyártásnál jelentősebb a hatása Rendszeres költségek – arányosak a termelés volumenével szilícium megmunkálásának költsége a chip felületével is arányos szerelés (tokozás) tesztelés Ehhez jön még az IC gyár amortizációs költsége is 1 IC-re eső kltsg. = darabszám arányos kltsg. per IC + fix kltsg. darabszám 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

IC-k előállítási költségei Az egyszeri költségek (NRE) egyre növekednek: 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

Egy tranzisztor költsége cent / tranzisztor 1 1 tranzisztorra eső beruházási költség (Moore tv.) 0.1 0.01 0.001 0.0001 0.00001 0.000001 0.0000001 1982 1985 1988 1991 1994 1997 2000 2003 2006 2009 2012 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

Darabszám arányos költségek IC lapka (chip vagy die) (AMD Athlon processzorok) Befolyásolják szelet mérete, lapka mérete kihozatal: működő db / gyártott db tesztelés gyártás közben, még a szeleten tokozás után szerelés (assembly) költségei Si szelet (wafer) darabszám =  × (szeletátmérő/2)2 lapkafelület  × szeletátmérő -  2 × lapkafelület 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

Darabszám arányos költségek kihozatal = (1 + (felületegységre eső hibaszám × lapkafelület)/)- 1 jó lapka költsége = 1 szelet költsége darabszám × kihozatal lapka kltsg + lapkateszt kltsg + tokozási kltsg. db arányos kltsg = végső tesztelés kihozatala 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

Számpélda kihozatalra szeletátmérő 12", lapkaméret 2.5 cm2, 1 hiba/cm2,  = 3 (a technológia bonyolultságának mérőszáma) 252 lapka/szelet (kerek szelet, szögletes lapkákkal!) jó lapkák kihozatala: 16% 252 x 16% = csak 40 lapka / szelet ! Egy lapka költsége a lapkamérettől (felülettől) erősen függ a felület 3. vagy 4. hatványával arányos 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

Példák a költségtényezőkre Chip Fém-rétegek csík- széles-ség Szelet kltsg. hiba / cm2 Felület (mm2) lapka szelet Ki- hoza- tal lapka kltsg. 386DX 2 0.90 $900 1.0 43 360 71% $4 486DX2 3 0.80 $1200 81 181 54% $12 PowerPC 601 4 $1700 1.3 121 115 28% $53 HP PA 7100 $1300 196 66 27% $73 DEC Alpha 0.70 $1500 1.2 234 53 19% $149 Super SPARC 1.6 256 48 13% $272 Pentium 1.5 296 40 9% $417 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

Tervezői produktivitás növekedése A tervezői produktivitás növekedése elmarad a méretcsökkentés miatti komplexitás növekedés mögött: 2003 1981 1983 1985 1987 1989 1991 1993 1995 1997 1999 2001 2005 2007 2009 Logic Tr./Chip Tr./Staff Month. x 21%/Yr. compound Productivity growth rate 58%/Yr. compounded Complexity growth rate 10,000 1,000 100 10 1 0.1 0.01 0.001 Logic Transistor per Chip (M) 100,000 (K) Trans./Staff - Mo. Productivity Complexity Lehetséges áthidaló megoldás: MAGAS ABSZTRAKCIÓS SZINTEN TERVEZÜNK AUTOMATIKUS FIZIKAI SZINTÉZIS 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

Gyártás és tervezés Vertikális struktúra kialakítása: technológia Horizontális struktúra kialakítása: tervezés Időben és térben elkülönülnek A kettő közötti kapcsolatot az adott technológiához rendelt tervezési szabályok adják meg. Mindez a geometriai konstrukcióra vonatkozik. Az eszközműködésre vonatkozólag az eszközök modellparaméterei jelentik a kapcsolatot a tervezés és a gyártás között. 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

Tervezés és gyártás Gyártósorok egyre drágábbak: milliárd $ nagyságrend egyre kevesebb IC gyártóhely Gyártástechnológiák egyre drágábbak maszkgyártás költsége mint egyre növekvő NRE KEVÉS HELYEN GYÁRTANAK – SOK HELYEN TERVEZNEK waferless fab – Magyarországon is, pl.: Silicon Labs (régen: Integration Hungary), Duolog Élesen szétválik a tervezés és a gyártás, de a tervezéshez is ismerni kell az eszközök működését 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

Költségcsökkentési módok Előre tervezettség pl. az ún. standard cellás tervezés (részletesen lásd később) Lényege: Előre megtervezett áramköri elemekkel dolgozunk. (Mind áramkör, mind layout szinten kész elemek.) Előre gyártás Extrém példa digitális áramkörökre: FPGA (Altera, Xilinx) FPGA = field programmable gate array felhasználó által programzoható összeköttetésű kapu mátrix. Minden megvan benne, a gyártás fix költségei nagyon nagy darabszám között oszlanak meg. Az egyedi áramkör fejlesztését csak a magasszintű HDL-en történő tervezés költsége terheli Ma egyre jobban terjedő megvalósítási mód. 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

Költségcsökkentési módok MPW – multi-project wafer egy szelet – sok tervező áramköreinek együttes gyártása, tipikusan 10-20 terv egy szeleten teljesen egyedi tervezés teljesen egyedi gyártás költségek (NRE-k) 10-20 felé oszlanak prototípus gyártás / kis sorozatú gyártás (small volume production) Részleteket lásd később 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

IC tervezőrendszerek áttekintése Absztrakciós szintek Jellegzetes programeszközök Tervezés HDL-en – lásd labor 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

Mikroelektronikai CAD elemei Optimalizálás Fizikai eszközszimuláció Technológiai szimuláció eszközparaméterek tervezési szabályok Viselkedési leírás Specifikáció VHDL-ben vagy Verilog-ban Rendszer szimuláció Rendszer szintű tervezés Struktúrális leírás Sémaeditor Logikai szimuláció Szintézis Logikai tervezés Layout generálás Layout leírás Layout editor Áramkörszimuláció időzítési paraméterek Tranzisztor szintű tervezés Absztrakciós szint: Reprezentáció: Szimulátor: 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

Tervezőrendszerek elemei Áramkörbevitel HDL (Verilog, VHDL) viselkedési leírás (Verilog, VHDL, SystemC) strukturális leírás (Verilog, VHDL) Grafikus megadás (strukturális) Szimuláció (minden absztrakciós szinten) rendszer, kapu szintű logikai, áramköri megjelenítő eszközök koncepcionális tervezés, fizikai tervek ellenőrzése Magas szintű szintézis Layout szintézis Minden absztrakciós szinten: a terv adott reprezentációja – adatbázisok 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

Tervezőrendszerek elemei 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

Tervezőrendszerek elemei 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

Áramkörbevitel HDL-en Korábban számtalan in-house HDL  egységesíteni kellett  szabványok VHDL(Very high speed IC Hardware Description Language): az USA hadügyminisztéiuma (DoD) által meghatározott nyelv, ez lett az IEEE szabvány. Mindenfajta rendszer minden típusú leírására alkalmas Lehetséges absztrakciós szintek, ahol alkalmazható: Viselkedési (Behavioral): az algoritmus leírására Regiszter Átviteli Szint (Register Transfer Level, RTL): adatáramlás (data flow) leírására Szerkezeti (Structural) : kapuszintű leírás 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

A VHDL jellemzői Technológia független leírás Általánosan használható (generic), szerkezeti szinten környezettől, eszköz karakterisztikáktól független Jól olvasható (jól felkommentározva!) Egyed bejelentési (entity) és Építmény (architecture) részekből áll Egyed bejelentés: a név, a ki- és bemeneti kapuk, paraméterek megadása Építmény: A feladatkör és a fizikai paraméterek megadása benne a begin és end közötti utasításokat egyszerre (hardver!) kell végrehajtani, nem egymás után 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

Verilog, SystemC Verilog: a C nyelvből származtatott hardver leíró nyelv. A CADENCE tervező programozási nyelve Egyszerű, jól olvasható, legtöbb tervezőrendszer ismeri SYSTEM C: új , a C++ nyelven alapuló hardware leíró nyelv a hardware-software co-design szokásos nyelve valójában C++ osztályok gyűjteménye Szintézis lehetősége: 1. SystemC  Verilog konverter 2. Verilog  VHDL konverter 3. VHDL alapú szintézis program 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

Egyszerű példák Lásd: Verilog labor Verilog VHDL 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

Hardvertervezés HDL-en Olyan, mintha programoznánk DE: hardver lesz a végeredmény Pl. egy for (i=0, i<n, i++) jellegű ciklus azt jelenti, hogy a ciklusmagban hivatkozott hardverelemeket n-szer "rakjuk le" egymás után, pl. egy n-bites buszhoz kapcsolódva Egy HDL-en tervezett (generikus) áramkörről még nem dőlt el, hogy hogyan fog elkészülni. A mapping eredménye: egyedi gyártású IC netlistája (ebből lesz a layout szintézis) FPGA (FPGA-ba tölthető kód szintetizálása) Lásd: Verilog labor 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008

Példák profi CAD rendszerekre Mentor Graphics: ennek az elemeivel dolgoznak a laborban Cadence: Ezzel egy teljes IC tervezési folyamatát mutatjuk be a 6. laborban Szokásos platformok (Linux, Windows) Mikroelektronika szakirányon: VLSI tervezési labor 2009-11-17 Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET 2008