Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke IC layout tervek tesztelése.

Slides:



Advertisements
Hasonló előadás
1 Budapesti Műszaki és Gazdaságtudományi Egyetem Villamosmérnöki és Informatikai Kar Villamosművek Tanszék Szakaszolási tranziensek.
Advertisements

Az integrált áramkörök (IC-k) tervezése
MIKROELEKTRONIKA, VIEEA306
Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke Termikus kérdések, termikus elvű alrendszerek.
Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke A programozás alapjai 1. (VIEEA100) 9. előadás.
Mikroelektronikai tervezőrendszerek Áttekintés. Optimalizálás Fizikai eszközszimulációTechnológiai szimuláció eszközparaméterek tervezési szabályok Viselkedési.
A térvezérelt tranzisztorok I.
Mikroelektronikai tervezőrendszerek Összefoglalás.
Bipoláris integrált áramkörök alapelemei
Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke A termikus tesztelés Székely Vladimír.
A bipoláris tranzisztor II.
Képfeldolgozás - esettanulmányok
Analóg alapkapcsolások
A bipoláris tranzisztor V.
Budapesti Műszaki és Gazdaságtudományi Egyetem
Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke 1. zárthelyi megoldásai október 18.
IC-k számítógépes tervezése Budapesti Mûszaki Egyetem Elektronikus Eszközök Tanszéke 1999 november.
MOS integrált áramkörök Mikroelektronika és Technológia BME Elektronikus Eszközök Tanszéke 1999 október.
MEGÚJULÓ ENERGIAFORRÁSOK BIOMASSZA
Budapesti Műszaki és Gazdaságtudományi Egyetem Méréstechnika és Információs Rendszerek Tanszék R „Big Data” elemzési módszerek Kocsis Imre
Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke A termikus tesztelés Székely Vladimír.
Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke Integrált mikrorendszerek II. MEMS = Micro-Electro-
Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke Integrált mikrorendszerek II. MEMS = Micro-Electro-
Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke Az elektrosztatikus mozgatás Székely Vladimír Mizsei.
Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke IC layout tervek tesztelése.
Mikroelektronikai tervezőrendszerek Összefoglalás.
Integrált áramkörök mérése
Cim Design flow, production flow, maszkok, technológia Tervezési szabályok, lambda. Pálcika diagram, alap layoutok1Fa03.27 P Layout tervezés, P&R1Fa03.30.
A bipoláris tranzisztor IV.
MIKROELEKTRONIKA, VIEEA306
MIKROELEKTRONIKA, VIEEA306
Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke MIKROELEKTRONIKA, VIEEA306 Integrált mikrorendszerek:
MIKROELEKTRONIKA, VIEEA306
MIKROELEKTRONIKA, VIEEA306
A térvezérelt tranzisztorok I.
MIKROELEKTRONIKA, VIEEA306
MIKROELEKTRONIKA, VIEEA306
MIKROELEKTRONIKA, VIEEA306
A bipoláris tranzisztor I.
Berendezés-orientált IC-k BME Villamosmérnöki és Informatikai Kar Elektronikus Eszközök Tanszéke Székely Vladimír, Mizsei János 2004 április BME Villamosmérnöki.
Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke MIKROELEKTRONIKA, VIEEA306 MOS áramkörök: CMOS áramkörök,
MIKROELEKTRONIKA, VIEEA306
A grafikus megjelenítés elvei
MIKROELEKTRONIKA, VIEEA306
MIKROELEKTRONIKA, VIEEA306
Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke MIKROELEKTRONIKA, VIEEA306 A bipoláris IC technológia.
Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke Mikroelektronika Laboratórium Tájékoztató
Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke MIKROELEKTRONIKA, VIEEA306 A bipoláris tranzisztor.
Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke MIKROELEKTRONIKA, VIEEA306 Integrált áramkörök: áttekintés,
MIKROELEKTRONIKA, VIEEA306
Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke 2. zárthelyi megoldásai december 2.
1 Matematika oktatás mérnök és műszaki informatikai képzésekben Ráckeve, március 2-4. Recski András, BME Számítástud. és Inf.elm. T. Budapesti Műszaki.
Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke 1. zárthelyi megoldásai október 11.
Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke 1. zárthelyi megoldásai október 10.
MIKROELEKTRONIKA, VIEEA306
MIKROELEKTRONIKA, VIEEA306
Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke Mikroelektronika Laboratórium Tájékoztató
MIKROELEKTRONIKA, VIEEA306
Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke MIKROELEKTRONIKA, VIEEA306 A pn átmenet működése: Sztatikus.
Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke Zárthelyi előkészítés október 10.
Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke MIKROELEKTRONIKA, VIEEA /2009 I. félév Követlemények.
Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke MIKROELEKTRONIKA, VIEEA /2012 I. félév Követelmények.
Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke MIKROELEKTRONIKA, VIEEA /2013 I. félév Követelmények.
A félvezető eszközök termikus tulajdonságai
Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke MIKROELEKTRONIKA, VIEEA /2011 I. félév Követelmények.
Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke Mikroelektronika Laboratórium Tájékoztató
Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke Termikus hatások analóg integrált áramkörökben Esettanulmány:
A félvezető eszközök termikus tulajdonságai
Zárthelyi előkészítés
Berendezés-orientált IC-k
Előadás másolata:

Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke IC layout tervek tesztelése

Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK BSc villamosmérnöki szak Minőségviztosítés Székely Vladimír szeptember 2 Layout reprezentációk Variable grid bit map Bit map

Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK BSc villamosmérnöki szak Minőségviztosítés Székely Vladimír szeptember 3 Layout reprezentációk Vektoros leírás Lefedő téglalapos leírás Az alakzat belseje mindig jobb kézre esik Jellegzetes igény: ábragenerátor Régen megengedtek „ferde” egyenest, sőt körívet is…

Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK BSc villamosmérnöki szak Minőségviztosítés Székely Vladimír szeptember 4 Layout reprezentációk A lyukas alakzat problémája Sok program “felhasítással” kezeli

Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK BSc villamosmérnöki szak Minőségviztosítés Székely Vladimír szeptember 5 Algoritmus problémák (példák) A P pont az alakzaton belül van-e? Két alakzat átfedésben van-e? Érdemes a befoglaló téglalapot is tárolni. Futásidő!

Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK BSc villamosmérnöki szak Minőségviztosítés Székely Vladimír szeptember 6 Műveletek Logikai: AND, OR, XOR, Negálás… Geometriai: hízlalás, fogyasztás … Aritmetikai: terület számítás Ellenőrző: lásd később Idő megfontolások. Particionálás.

Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK BSc villamosmérnöki szak Minőségviztosítés Székely Vladimír szeptember 7 A maszk ellenőrzés eljárásai a.) Tervezési szabály ellenőrzés “szintaktikus kontroll” “szintaktikus kontroll” b.) Layout visszafejtés “szemantikus kontroll” “szemantikus kontroll”

Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK BSc villamosmérnöki szak Minőségviztosítés Székely Vladimír szeptember 8 Tervezési szabály ellenőrzés DRC = Design Rules Check szabály/processz IGEN FONTOS! Felelősség vállalási interfész Néhány jellegzetes tervezési szabály: WIDTH > XXXX SPACING > XXXX CLEARENCE > XXXX Analóg módon merül fel a PWB tervezésnél is.

Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK BSc villamosmérnöki szak Minőségviztosítés Székely Vladimír szeptember 9 A “lambdás” tervezés Példáulwidth=2 poly1-re, 3 poly2-re, spacing 3 metal1-re 4 metal2-re, stb. Tervezési szabály ellenőrzés DRC program input: maszk leírás szabály leírás output: hibajelzések Példa a szabály megfogalmazásra: if(size(active and poly1) < 0.8  m) hibajelzés

Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK BSc villamosmérnöki szak Minőségviztosítés Székely Vladimír szeptember 10 Layout visszafejtés Maszk visszafejtés, layout extrakció Az áramköri (logikai) leírás visszaállítása a maszk rajzolatból. Célok: ellenõrzés (a kívánt áramkört ábrázolja-e a maszk?) maszk?) elektromos paraméter megállapítás (vezeték elektromos paraméter megállapítás (vezeték kapacitás, tranzisztor áram-állandó...) kapacitás, tranzisztor áram-állandó...) Az előbbinél: az egyezés-vizsgálat problémája Az utóbbi alapján: post-layout szimuláció (timing verification) (timing verification)