MIKROELEKTRONIKA, VIEEA306

MIKROELEKTRONIKA, VIEEA306
Térvezérelt tranzisztorok II. A MOSFET-ek

Ismétlés: Működési elv: térvezérlés, JFET, MOSFET
MOSFET alaptípusok, jelölések Felületi jelenségek Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

Térvezérelt tranzisztorok 1
FET = Field Effect Transistor – a töltéshordozók áramlását elektromos térerősséggel befolyásoljuk (forrás) (kapu) (nyelő) Keresztirányú térerő vezérel Csatorna JUNCTION FET: pn-átmenet kiürített rétege zárja el a csatornát Legfontosabb paraméter: U0 elzáródási feszültség Unipoláris eszköz: többségi töltéshordozók vezetnek Vezérlő teljesítmény  0 Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

MOSFET: Metal-Oxide-Semiconductor FET Ezt használjuk a leggyakrabban - + Bulk Bulk Első alaptípus: kiürítéses (depletion mode) Második alaptípus: növekményes (enhancement mode) Legfontosabb paraméter: U0 elzáródási feszültség Legfontosabb paraméter: VT küszöbfeszültség (threshold voltage) Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

Jelölések: Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

MOSFET-ek Növekményes MOSFET realisztikusabb keresztmetszeti rajza:
Gate oxide n+ Source Drain p substrate Bulk contact p+ stopper Field-Oxide (SiO2) Polysilicon Gate Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

Legmodernebb MOSFET-ek:
2007/2008, Intel: Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

Hogy készül? Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

Fém gate-es MOS tranzisztor
A mélységi struktúra: pontos maszk illesztés kell Source adalékolás Gate Drain adalékolás Vékony oxid Layout rajzolat: Source Gondok: fém gate – nagy VT Drain kontaktus Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

Poli-Si gate-es MOS tranzisztor
A mélységi struktúra: önillesztés Source adalékolás Gate Drain adalékolás Vékony oxid Layout rajzolat: Source Előnyei kisebb VT Drain kontaktus Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

A poli-Si gate-es nMOS technológia
Kiindulás: p típusú szubsztrát (Si szelet) tisztítás, majd vastag SiO2 (field oxide) növesztése Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

Aktív zóna kialakítása fotolitográfiával fotoreziszt felvitele, exponálás UV fénnyel maszkon keresztül, előhívás, exponált reziszt eltávolítása SiO2 kémiai marása, fotoreziszt maradékénak eltávolítása M1: aktív zóna Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

Gate kialakítása: vékony oxid növesztése poli-Si leválasztása poli-Si mintázat kialakítása fotolitográfiával előhívás) exponálás, (reziszt, poli-Si marása, vékony oxid marása M2: poli-Si mintázat Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

S/D adalékolás (inplantáció) az oxid (vékony, vastag) maszkolja az adalékolást megvalósul a gate önillesztése Foszfor-szilikát üveg (PSG) leválasztása: passziválás Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

Kontaktusablakok nyitása fotolitográfia (reziszt, mintázat fényképezése, előhívás) marás (mintázat átvitele) tisztítás M3: kontaktus-mintázat Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

Fémezés kialakítás Al leválasztása fotolitográfia, marás, tisztítás M4: féemezés-mintázat A technológia receptje kötött, a mélységi struktúrát egyértelműen meghatározzák az egymást követő maszkok Elegendő a maszkon kialakítandó alakzatokat megadni az egymást követő maszkokon kialakítandó rajzolatok együttesét layout-nak nevezzük Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

Poli-Si gate-es tranzisztor
PSG Struktúra: Source/drain adalékolás Vékony oxid poli-Si gate fémezés, kontaktus Layout: W L Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

Egy kiürítéses inverter layout rajza
Layout = az egymást követő maszkokon kialakítandó 2D-s alakzatok együttese Minden egyes maszkhoz színkódot rendelünk: aktív terület: piros poli-Si: zöld kontaktusok: fekete fémezés: kék Maszk == layout sík (réteg) S G D Inverter működés: lásd később Hol van tranzisztor? Ahol adalékolt régió között csatorna lehet CHANNEL = ACTIVE AND POLY Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

Egy önillesztő poli-Si gate-es MOS technológia
1) Ablaknyitás az aktív területnek M Fotolitográfia, oxidmarás 2) Vékony oxid növesztése 3) Bújtatott kontaktusok kialakítása M A leválasztandó poli-Si a hordozóval érintkezik. Adalékolás után az aktív réteggel kontaktusba kerül. 3) Poli-Si leválasztás 4) Poli-Si mintázat kialakítása M 5) Ablaknyitás a vékony oxidon át Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

Egy önillesztő poli-Si gate-es MOS technológia
6) n+ adalékolás: Source és drain valamint diffúziós vezetékek kialakítása. Bújtatott kontaktusnál a poli-Si-ot a diffúziós réteghez köti. 7) Foszfor-szilikát üveg (PSG) szigetelő réteg leválasztása 8) Kontaktus ablakok nyitása a PSG-n M 9) Fémezés felvitele 10) Fémezés mintázat kialakítása M Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

További témáink: A MOS tranzisztorok működésének áttekintése
Karakterisztikák Másodlagos jelenségek Modellek Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

MOSFET-ek működése A működés legegyszerűbb (logikai) modellje:
nem vezet (off) / vezet (on) Gate Source (of carriers) Drain | VGS | | VGS | < | VT | | VGS | > | VT | Open (off) (Gate = ‘0’) Closed (on) (Gate = ‘1’) Ron növekményes eszköz szakadásban vezetésben Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

MOSFET-ek működése n-csatornás eszköz: p-csatornás eszköz:
elektronok vezetnek p-csatornás eszköz: lyukak vezetnek működés elve u.a., mint az n-csatornás eszközök esetében; előjel váltás Normally OFF device: 0 vezérlőfeszültség esetén "szakadásban" (növekményes tranzisztor) Normally ON device: 0 vezérlőfeszültség esetén "vezetésben" (kiürítéses tranzisztor) Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

MOSFET típusok áttekintése
Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

A működés áttekintése A működés alapja az ún. MOS kapacitás:
Térerősség hatására pozitív töltések halmozódnak fel a fém elektródán a p-típusú félvzetőben először "kisöprődnek" a pozitív töltéshordo-zók, így kiürített réteg keletkezik tovább növelve a térerősséget, a fém alá negatív töltéshordozók vándorolnak a bulk-ból majd egy köszöbértéket meghaladó feszültség esetén teljesen "invertálódik" a félvezető-anyag típusa: kialakul az ún. inverziós réteg VT küszöbfeszültség – inverziós réteg kialakulásához szükséges minimális feszültség; függ: a félvezetőanyag energiaszintjeitől az oxid vastagságától és dielektromos állandójától a Si adalékolásától és dielektromos állandójától Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

A MOS kapacitást önmagában is használják, pl
A MOS kapacitást önmagában is használják, pl. a CCD eszközökben (charge coupled devices) Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

A működés áttekintése Erős inverzió: UF = 2 F
Felületi jelenségek a MOS kapacitás esetében Erős inverzió: UF = 2 F Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

A MOS tranzisztor MOS kapacitás a két végén egy-egy elektródával kiegészítve n-csatornás eszköz: elektronok vezetnek p-csatornás eszköz: lyukak vezetnek Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

A MOS tranzisztor kvalitatív működése
Ha VGS > VT, kialakul az inverziós réteg az n+ régió a source-nál elektronokat tud injektálni a csatornába n+ a drain alkalmas (pozitív) potenciálja beindítja az elektronok áramlását a csatornában, a drain pozitív potenciálja záró irányban előfeszíti az n+ régió által formált pn átmenetet n+ n+ a csatornában a drain-hez sodródott elektronok itt elnyelődnek és az n+ régióba kerülnek, zárul az áramkör Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

a csatornában lévő töltéshordozó-sűrűség a VGS feszültségtől függ n+ n+ a csatornában feszültségesés jön létre, ezért az inverziós réteg vastagsága a csatorna mentén egyre csökken egy adott VDSsat ún. szaturációs feszültségnél a csatorna a drain-nél elzáródik, ez az ún. pinch-off VDSsat = VGS - VT Az elzáródás bekövetkezte után a MOS tranzisztor ún. telítéses üzemmódban dolgozik, a drain feszültség tovább nem befolyásolja a csatorna áramot. Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

A pinch-off régióban a töltéstranszport diffúziós áram révén valósul meg. Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

Feszültség-áram karakterisztikák
kimeneti karakterisztika: ID=f(UDS), parameter: UGS transzfer karakterisztika: ID=f(UGS) Kimeneti karakterisztika: Szaturációban (telítésben): áramállandó Az áramkörtervező csak a tranzisztor geometriáját, W-t és L-et befolyásolja Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

PÉLDA Számoljuk ki egy MOS tranzisztor telítési áramát UGS=5V esetében, ha VT =1V, és a geometriai méretek a) W= 5μm, L=0.4μm , b) W= 0.8μm, L=5μm ! a) A W/L arány változtatásával a drain áram nagyságrendekkel változtatható b) Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

Feszültség-áram karakterisztika
X 10-4 VGS = 2.5V VDSsat = VGS - VT Négyzetes függés feszültség vezérelt áramforrás feszültség vezérelt lineáris ellenállás VGS = 2.0V lineáris szaturáció ID (A) VGS = 1.5V VGS = 1.0V cut-off VDS (V) nMOS tranzisztor, 0.25um, Ld = 10um, W/L = 1.5, VDD = 2.5V, VT = 0.4V Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

A működés fizikai áttekintése:
Töltés és potenciálviszonyok a felületen A küszöbfeszültség A karakterisztika levezetése Másodlagos jelenségek Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

A MOS struktúra potenciálviszonyai

A MOS tranzisztor küszöbfeszültsége

A MOS tranzisztor küszöbfeszültsége
Flat-band potenciál: FB F T V + = SB U 2 P Bulk állandó: Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

PÉLDA Egy MOS struktúra adatai: Na = 41015 /cm3, a Si relatív dielektromos állandója 11,8, az oxidé 3,9, az oxid vastagsága dox = 0,03 m, MS = 0,2 V, QSS-t elhanyagoljuk. Számítsuk ki a Fermi potenciált, az oxid kapacitást, a bulk állandót és a küszöb-feszültséget USB = 0 V mellett! Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

A növekményes MOS tranzisztor karakterisztikája
A következőkben kiszámoljuk! Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

A karakterisztika egyenlet levezetése
U(0) = UGS , U(L) = UGD Qi(U) = Qi[U(x)] Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

Minden működési tartományra! Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

A telítéses működés Telítés: UGD < VT Minden működési tartományra!

MOSFET típusok áttekintése

Kiürítéses MOS tranzisztor
Eltolt küszöbfeszültségű növekményes Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

A MOS tranzisztor kapacitásai
Bulk S/D – B kapacitások: lezárt PN átmenet Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

A gate kapacitás: x L Polysilicon gate Top view Gate-bulk overlap
d L Polysilicon gate Top view Gate-bulk overlap Source n + Drain W t ox n + Cross section L Gate oxide Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

Másodlagos hatások Csatornarövidülés Keskenycsatornás viselkedés
Hőmérsékletfüggés Küszöb alatti áram (subthreshold current) Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

A küszöbfeszültség függése a geometriától
Rövid csatorna: VT csökken Keskeny csatorna: VT növekszik Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

Sebesség telítődés Rövid csatornás eszközök működését befolyásolja
(V/m) n (m/s) sat =105 állandó sebesség konstans mozgékonyság (meredekség = ) c= 5 Sebesség telítődés (velocity saturation) a töltséhordozók sebessége egy adott térerősség felett állandóvá válik (a sok ütközés miatt) Normally, the velocity of the carriers is proportional to the electric field – carrier mobility is constant. However, at high field strengths, carriers fail to follow this linear model. For p-type silicon (nfets), the critical field at which electron saturation occurs is around 1.5 x10**6 V/m (1.5 V/um) and vsat ~ 10**5 m/s Holes in a n-type silicon saturate at the same velocity, although a higher electric field is needed to achieve velocity saturation. So velocity saturation effects are less pronounced in pfets. For a 0.25 micron NMOS device are only about 2 volts between the drain and source are needed to reach velocity saturation Egy L = 0.25m csatorna hosszúságú eszközben néhány voltnyi potenciálkülönbség a D és a S között elegendő a sebesség telítődéshez Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

Sebesség telítődés Rövid csatornás eszköznél a szaturáció korábban bekövetkezik ID Long channel devices Short channel devices VDSAT VGS-VT VGS = VDD VDS Normally, the velocity of the carriers is proportional to the electric field – carrier mobility is constant. However, at high field strengths, carriers fail to follow this linear model. For p-type silicon (nfets), the critical field at which electron saturation occurs is around 1.5 x10**6 V/m (1.5 V/um) and vsat ~ 10**5 m/s Holes in a n-type silicon saturate at the same velocity, although a higher electric field is needed to achieve velocity saturation. So velocity saturation effects are less pronounced in pfets. For a 0.25 micron NMOS device are only about 2 volts between the drain and source are needed to reach velocity saturation Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

Rövid csatornás karakterisztika
ID (A) VDS (V) X 10-4 VGS = 1.0V VGS = 1.5V VGS = 2.0V VGS = 2.5V Linear dependence Korai sebesség telítődés Linear Saturation nMOS tranzisztor, 0.25um, Ld = 10um, W/L = 1.5, VDD = 2.5V, VT = 0.4V Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

Küszöb alatti vezetés (áram)
Egy adott VT feltételezése egy "durva" modell; valójában az áram a gate feszültséggel exponenciálisan tűnik el 10-2 lineáris tartomány négyzetes tartomány ID (A) Küszöb alatti, exponenciális tartomány ID ~ IS e (qVGS/nkT) ahol n  1 VT 10-12 VGS (V) Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

Küszöb alatti vezetés (áram)
Folytonos átmenet az ON és az OFF állapot közt A küszöb alatti áram nemkívánatos: erős eltérés a kapcsoló modelltől I0, n – empírikus paraméterek, n jellemzően 1.5 Slope factor: S = n (kT/q) ln (10) (tipikusan: mV/dekád) – minél kisebb, annál jobb, n értékétől függ. Ún. SOI technikával csökkenthető: SiO2 Si Si szubsztrát pl. SIMOX technológia Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

Subthreshold ID(VGS) karakterisztika
VDS : V Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

Subthreshold ID(VDS) karakterisztika
VGS : V Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

MOS tranzisztor modellek
Áramkörszimuláció (SPICE, TRANZ-TRAN, ELDO, SABER, stb) számára szükségesek Különböző komplexitás: level0, 1, 2, ...n, EKV, BSIM3, BSIM4 Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

Felvétel optikai mikroszkóppal Elektron-mikroszkópos felvétel
Gyakorlati kivitel Felvétel optikai mikroszkóppal S G D Elektron-mikroszkópos felvétel Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

Néhány bonyolultabb áramkör:
n- és p-csatornás eszközök vegyesen: CMOS technika, lásd később Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

Néhány bonyolultabb áramkör:
Tervezéshez: CAD programok, l. labor Térvezérelt tranzisztorok II.: A MOSFET-ek © Poppe András & Székely Vladimír, BME-EET

MIKROELEKTRONIKA, VIEEA306

Hasonló előadás

Az előadások a következő témára: "MIKROELEKTRONIKA, VIEEA306"— Előadás másolata:

Hasonló előadás

Projectumról

Visszajelzés

Bejelentkezés

A társadalmi hálózaton keresztül belépni:

MIKROELEKTRONIKA, VIEEA306

Hasonló előadás

Az előadások a következő témára: "MIKROELEKTRONIKA, VIEEA306"— Előadás másolata:

Hasonló előadás

Projectumról

Visszajelzés