Logikai alapkapcsolások

Az előadások a következő témára: "Logikai alapkapcsolások"— Előadás másolata:

1 Logikai alapkapcsolások
Segédanyag a Villamosmérnöki Szak Elektronika I. tárgyához Belső használatra! BME Villamosmérnöki és Informatikai Kar Elektronikus Eszközök Tanszéke Mizsei János, Székely Vladimír 2004 április

2 Digitális alapáramkörök
Főleg MOS megoldások Alapelem az inverter A legalapvetőbb logikai elem (fázisfordító erősítő, lényegében a tápfeszültségig kivezérelve). Alap kapuáramkörök Komplex kapuk valamennyi az inverterből származtatható (örökli az inverter alaptulajdonságait: logikai szintek, kapcsolási idők).

3 Bevezetés: mit kell “tudnia” egy kapuáramkörnek?
UBE1 UBE2 UKI=f(UBE1,UBE2,UBE3) UBE3 Huzalozott “OR” kapu ! UBE1 UBE2 UKI=UBE1+UBE2+UBE3 UBE3 UBE UKI=UBE

4 Többszintű kapcsolás: kimenet-bemenet szétválasztása
A megoldás: + egy erősítő (inverter) =DTL (Diode-Transistor-Logic) “NAND” kapu UBE1 UKI=UBE1UBE2 UBE2 Y=AB UBE1 Az elválasztás túl jól sikerült: nem tudja fogadni a következő fokozat áramát ! A UKI=UBE1UBE2 UBE2 B “AND” kapu

5 A bipoláris TTL NAND kapu
multiemitteres tranzisztor +fázishasító, totem-pole kimenettel UCC= 5 V 5 UKI A Y=AB 0.7 V UBE B 0.7 V

6 A bipoláris TTL NAND kapu
UCC= 5 V A Y=AB 0.7 V B 0.7 V

7 A bipoláris TTL NAND kapu
UCC= 5 V A Y=AB UBE =UCES0~0 B UBE~0

8 Schottky TTL STTL Schottky TTL LSTTL Low power Schottky TTL
FTTL Fast Schottky (oxid szigetelés) HCTTL a megszokott TTL típusszámok, de belül MOS áramkörökkel

9 Az inverter, alapfogalmak
Transzfer karakterisztika: ideális és valós A kimeneti jel logikailag a bemeneti jel invertáltja

10 Az inverter, alapfogalmak
Zavarvédettség A karakterisztika 3 szakaszból áll. A két szélső szakasz laposan fut, azaz a bemeneten lévő feszültségváltozások csak nagyon kis változást okoznak a kimeneten: erős nemlinearitás ! PÉLDA: 74HC00, Vdd=3V, ULM=0.9 UHm=2.1V

11 Az inverter, alapfogalmak
Jel-regeneráló képesség: a középső szakasz meredekségétől (feszültségerősítés) függ Ube1 Ube Ube Uki Uki2 Uki1 Uki3 |derivált|<1, konvergencia |derivált|>1, divergencia, ez a jó ! Ube2 Ube1 Ube3

12 Az inverter, alapfogalmak
Jel-regeneráló képesség UL=0V, UH=5V (SPICE szimuláció) U3-nak láthatóan a szintje is és a jelalakja is regenerálódott!

13 Az inverter, alapfogalmak
Komparálási feszültség Az a határ, ami alatt 0 szintté és ami felett logikai 1 szintté regenerálja az inverterlánc a jelet. Az és a karakterisztika metszéspontja, (az egyenlet megoldása) UK

14 Az inverter, alapfogalmak
tdL 90% 10% tdH tpd nehezen definiálható, ráadásul a fel és lefutáshoz tartozó késleltetés különböző lehet (jelalakfüggő). Lehetséges definíció pl. tpdHL=a bemenet 0-1 váltásánál az UHm szint elérésétől a kimenet ULH szint eléréséig, vagy a jelváltás 10%-90% értéke között.

15 Az inverter, alapfogalmak

16 Az inverter, alapfogalmak
A párkésleltetés mérése: Ring oszcillátor páratlan számú inverter láncba kapcsolva, nincs stabil állapota, T periódusidővel oszcillál.

17 Az inverter, alapfogalmak
Teljesítmény (P) - késleltetés () szorzat (P) Mindkét érték csökkentése a jobb minőségre utal, így a szorzat egy áramkörtípus minőségi mérőszámának tekinthető. Szemléletesen: az a minimális energia, ami 1 bit információ egy feldolgozási lépéséhez szükséges.

18 MOS inverter, konstrukciók
A MOS inverter 2 tranzisztorból áll, terhelő (load) és meghajtó tranzisztor (driver) passzív terhelésű inverterek: csak az egyik tranzisztor vezérelt, a másik tranzisztort kétpólusként, nemlineáris ellenállásként használjuk. aktív terhelésű: mindkét tranzisztor vezérelt ? UDD UKI UBE

19 Trióda terhelésű és telítéses inverterek (múlt)
UGG UDD UDD kicsi Aránytípusú inverterek VT UKI UKI UDS nagy UBE UDS UBE UGS UGS

20 MOS inverter kiürítéses terheléssel
A load tranzisztor egy olyan nMOS tranzisztor, aminek a küszöbfeszültségét ionimplantációval 0V-nál kisebbre állították be, ezért Ugs=0V esetén is vezet. UDD UDS UKI UBE UDS UGS Passzív, ellenállásként használjuk... Intel 8080

21 MOS inverter kiürítéses terheléssel
UBE=UGS UKI=UDS (driver) UDD UDD A transzfer karakterisztika szerkesztése : UKI VT UBE UDS 1 2 3 4 5 UGS =UBE Aránytípusú inverter 4 5 3 2 1 =UKI Z 80, PC: 286

22 Kiürítéses tipusú MOS inverter
Az átkapcsolási tranziens: Az átkapcsolási idő arányos a terhelő kapacitással és fordítottan arányos az ezt töltő-kisütő árammal.A karakterisztikából látszik, hogy jó inverterek esetén (Y közel az origóhoz) a H-L átmenet gyorsabb, mint az L-H átmenet.

23 Kapuáramkörök kialakítása
NOR kapu: az inverterhez képest a driver tranzisztorral párhuzamosan van kötve egy másik tranzisztor ha mindkét bemenet 0, akkor a két alsó tranzisztor lezár, a load tranzisztor a kimenetet logikai 1 szintre húzza fel Ha valamelyik bemenet 1, akkor az a tranzisztor kinyit, és a kimenet 0 lesz A tranzisztorok száma tetszőlegesen növelhető, de a túl sok meghajtó (driver) tranzisztor rontja a kapcsolási időket.

24 Kapuáramkörök kialakitása
NAND kapu a tranzisztorok sorba kapcsolódnak, áram csak akkor folyik, ha valamennyi tranzisztor bekapcsolt állapotban van gyakorlatban max 3..4 bemenetű A tranzisztorok száma azert nem növelhető tetszőlegesen, mert a túl sok meghajtó (driver) tranzisztor rontja az erősítést (a W/L viszonyokat).

25 Kapuáramkörök kialakitása
LAYOUT

26 Kapuáramkörök kialakítása
KOMPLEX KAPUK A MOS áramkörök előnye, hogy bonyolultabb logikai függvények is kialakíthatók egyetlen kapu formájában (4+3+3)+4+2= 16 tranzisztor, 3 kapukésleltetés 7 tranzisztor, 1 kapukésleltetés A komplex kapu kevesebb alkatrészt tartalmaz és gyorsabb. A tervezés elve: a kimenet akkor és csak akkor 0, ha a kimenet és a föld között van áramút, ahol minden tranzisztor vezet. a megvalósított logikai függvény ezen utak vagy kapcsolata.

27 Kapuáramkörök kialakítása
Milyen logikai függvényt valósít meg a komplex kapu? N bemeneti jel: N+1 tranzisztor 4 áramút van (huzalozott „OR”), a kimenetet a bemenettől a gate-oxid választja el.

28 CMOS kapuk UDD ++UDD P csatornás, növekményes “1” UKI UKI UBE UDS
N csatornás, növekményes “0” UGS ID UKI Egymásbavezetés: UDD>VTn+(-VTp) VTp VTn UGS= UBE PC: 386-tól UDD

29 Potenciálok és munkapontok az átkapcsolás során
UBE-UDD =UGSp =-5 UBE =UGSn =5 ID UKI UDS UBE ++UDD UGSp -4 4 -3 3 -2 UGSn 2 -1 1 UDS ++UDD

30 UDD -(-VTp) < UBE < VTn
Egymásbavezetés: UDD>VTn+(-VTp) a kimenetre a feszültség adott, valamelyik tranzisztor (vagy mindkettő) nyitva van. UKI VTp VTn UGS= UBE UDD Egymásbavezetés megszűnik, ha: UDD<VTn+(-VTp), egyszerre csak az egyik tranzisztor vezethet, vagy egyik sem, ez a UKI nagy impedanciájú állapot: UDD -(-VTp) < UBE < VTn a kimeneten a feszültséget nem a kapu kényszeríti. UGS= UBE UDD VTn VTp

31 CMOS keresztmetszete

32 A p vezetéses tranzisztorokat kétszeres W/L értékkel valósították meg
CMOS inverterek Be UDD A p vezetéses tranzisztorokat kétszeres W/L értékkel valósították meg Ki GND

33 A CMOS áramkör fogyasztása
Töltéspumpálás Kiegyenlített kapcsolási idők ++UDD =3.3V UKI CL =0.01 pF UGS +UDD csökkentése: P négyzetesen csökken, határ: VT f UBE =109 P=10-14 x 11 x 109=110 mikrowatt

34 CMOS kapuáramkörök A B Ki Ki C A A A B B B Ki=A+B Ki=(A+B)C
N bemeneti jel: 2N tranzisztor A p csat. B Ki Ki C A A A n csat. B B B Ki=A+B Ki=(A+B)C Ha az n vezetéses tranzisztorok hálózata vezet, akkor a p vezetéses tranzisztorok hálózata nem vezet. (logikai függvény) (logikai függvény duális hálózata) p vezetéses tranzisztorok: kétszeres W/L érték

35 CMOS változatok Pszeudo-nMOS: CMOS technológiával UBE =UGSn =5 ++UDD
ID UKi UGSp =-5 4 UBE 3 N bemeneti jel: 2N helyett N+1 tranzisztor 2 1 UDS=UKi ++UDD

36 Transzfer kapuk UKi=UBE-VT UBE Jelterjedés: mindkét irányba,
lezárt tranzisztor(ok): nagy impedanciájú állapot. Clock UKi =UBE UBE Clock

37 Multiplexer áramkör transzfer kapukkal
D0 A0 D1 A1 UKi =D0… D3 adatbit, az A cím bitjeinek megfelelően A0 D2 A0 D3 A1 A0

38 Órajellel vezérelt CMOS
N bemeneti jel: 2N+2 tranzisztor Clock Clock

39 Dinamikus inverter (NMOS)
Nem aránytípusú, nagy lehet a töltőáram is ! Előtöltés, kisütés, előtöltés, kisütés ++UDD ++UDD f1 f1 f3 f2 f2 f4 f3 UBE UKi f4 t

40 Input pad: sztatikus töltések elleni védelemre
MOS I/O áramkörök Input pad: sztatikus töltések elleni védelemre Pad Output pad: áram meghajtás a kimenetet terhelő kapacitások gyors feltöltésére Core

41 MOS I/O áramkörök Pad Input pad: védelem Védő diódák
(elektrosztatikus feltöltõdés, a gate védendő) Védő diódák (optikai mikroszkópiás kép)

42 (pásztázó elektron-mikroszkópos kép)
MOS I/O áramkörök Bemeneti védelem (pásztázó elektron-mikroszkópos kép) Védő diódák

43 Kimeneti áram-meghajtó (optikai mikroszkópiás kép)
MOS I/O áramkörök ++UDD UKi UBE Bemenet Kimeneti áram-meghajtó két soros inverterrel Kimenet (optikai mikroszkópiás kép)

44 Kimeneti áram-meghajtó Elektron-mikroszkópos felvétel
MOS I/O áramkörök Kimeneti áram-meghajtó két soros inverterrel Bemenet Kimenet ++UDD UKi UBE Elektron-mikroszkópos felvétel

45 NMOS vonalmeghajtó ++UDD VTn UKi Uki< UDD-VTn UBE

46 CMOS vonalmeghajtó, háromállapotú kimenettel
++UDD Valamelyik tranzisztor nyitva: 0-1 állapotok kényszerítve. Nagy impedanciájú állapot: mindkét tranzisztor lezárva. NOR Ki BE Enable=1, a kimenet lebeg.