Az előadás letöltése folymat van. Kérjük, várjon

Az előadás letöltése folymat van. Kérjük, várjon

Új típusú számítógép-memóriák szimulációs vizsgálata Szandtner Zoltán, mérnök informatikus hallgató Konzulens: Dr. Vári-Kakas István PhD.

Hasonló előadás


Az előadások a következő témára: "Új típusú számítógép-memóriák szimulációs vizsgálata Szandtner Zoltán, mérnök informatikus hallgató Konzulens: Dr. Vári-Kakas István PhD."— Előadás másolata:

1 Új típusú számítógép-memóriák szimulációs vizsgálata Szandtner Zoltán, mérnök informatikus hallgató Konzulens: Dr. Vári-Kakas István PhD

2 I.Tartalomjegyzék I.A memóriahierarchia II.A memóriafal III.Új memória technológiák IV.Szimulációs modellek hierarchiája V.Cella szintű mérések NVMSpice-szal VI.Chip szintű mérések Destiny-vel VII.Konklúzió VIII.Irodalomjegyzék Szandtner Zoltán: Új típusú számítógép-memóriák 2

3 I.A memóriahierarchia II.A memóriafal III.Új memória technológiák IV.Szimulációs modellek hierarchiája V.Cella szintű mérések NVMSpice-szal VI.Chip szintű mérések Destiny-vel VII.Konklúzió VIII.Irodalomjegyzék Szandtner Zoltán: Új típusú számítógép-memóriák 3

4 I.A memóriahierarchia / 1 Feladatok: –Adatok tárolása (Mennyi adatot? Mennyi ideig?) –Adatok rendelkezésre bocsájtása (Milyen gyorsan?) Sokféle tároló (Más-más feladatra optimalizálva) Szandtner Zoltán: Új típusú számítógép-memóriák 4 1. ábra: Adattárolók Fotók forrása: Wikipedia

5 I.A memóriahierarchia / 2 Az ideális (univerzális) memória: –Gyors –Nagy kapacitású –Olcsó Egyszerre nem megy! Lehet kombinálni a technológiákat? A lokalitás miatt lehet:  Egyszerre az adatoknak csak egy töredékét használjuk  A gyors hozzáférést elég ezekre biztosítani Szandtner Zoltán: Új típusú számítógép-memóriák 5 2. ábra: Tervezési szempontok

6 I.A memóriahierarchia / 3 Szandtner Zoltán: Új típusú számítógép-memóriák 6 4. ábra: Northbridge/Southbridge PC architektúra [1]

7 I.A memóriahierarchia / 4 Szandtner Zoltán: Új típusú számítógép-memóriák 7 3. ábra: A memóriahierarchia

8 I.A memóriahierarchia / 5 Szandtner Zoltán: Új típusú számítógép-memóriák 8 TárolóByte/hozzáférés1 MByte költsége Integrált cache (L1-L2)10200 - 20 000 Ft Külső cache (L3-L4)100200 - 2 000 Ft DRAM (főtár)100020 Ft Diszk (háttértár)10000,2 Ft TárolóGyártás technológiaMemória technológiaTartós RegiszterekBulk / SOI CMOSSRAM (több portos)nem L1 cacheBulk / SOI CMOSSRAMnem L2 cacheBulk / SOI CMOSSRAMnem L3 cacheBulk / SOI CMOSSRAM / DRAMnem FőtárDRAM nem HáttértárDiszk / FlashHDD / SSDigen 2. táblázat - tárolók jellemző technológiái 1. táblázat - tárolók jellemzői

9 I.A memóriahierarchia II.A memóriafal III.Új memória technológiák IV.Szimulációs modellek hierarchiája V.Cella szintű mérések NVMSpice-szal VI.Chip szintű mérések Destiny-vel VII.Konklúzió VIII.Irodalomjegyzék Szandtner Zoltán: Új típusú számítógép-memóriák 9

10 II.Memóriafal / 1 - A két fő technológia Szandtner Zoltán: Új típusú számítógép-memóriák 10 DRAMSRAM 4. ábra: SRAM és DRAM cellák

11 II.A memóriafal / 2 – Jellemző paraméterek Szandtner Zoltán: Új típusú számítógép-memóriák 11 3. táblázat: Mai memóriahierarchia Tároló RegiszterekL1 cacheL2 cacheL3 cacheFőtár Hozzáférés<1 ns1 ns4 ns5 ns10-20 ns Technológia SRAM (több portos) SRAM DRAM Üzemmódstatikus dinamikus Alkatrész/cella≥6 tranzisztor6 tranzisztor4–6 tranzisztor 1 tranzisztor + 1 kondenzátor Maximum kapacitás/chip ~1 KB64 KB256 KB3–12 MB4–8 GB

12 II.A memóriafal / 3 – DRAM órajelek Szandtner Zoltán: Új típusú számítógép-memóriák 12 5. ábra: DRAM órajalek

13 I.A memóriahierarchia II.A memóriafal III.Új memória technológiák IV.Szimulációs modellek hierarchiája V.Cella szintű mérések NVMSpice-szal VI.Chip szintű mérések Destiny-vel VII.Konklúzió VIII.Irodalomjegyzék Szandtner Zoltán: Új típusú számítógép-memóriák 13

14 III.Új technológiák / 1 Szandtner Zoltán: Új típusú számítógép-memóriák 14 6. ábra - Gyártás technológiák [2] 7. ábra - Memória technológiák [2]

15 III.Új technológiák / 1 Szandtner Zoltán: Új típusú számítógép-memóriák 15 6. ábra - Gyártás technológiák [2] 7. ábra - Memória technológiák [2]

16 III.Új technológiák / 2 1.Hagyományos, töltés alapú eszközök –TTRAM és Z-RAM: „lebegő test” effektus [3] –T-RAM: Negative Differential Resistance effektus [4,5] 2.Más tárolási elvet használó eszközök –STT-RAM (MRAM) [6] –RRAM [7] 3.Új alapanyagú áramkörök (nem szilícium) –Grafén, nanocső, … Szandtner Zoltán: Új típusú számítógép-memóriák 16

17 III.Új technológiák / 3 – TTRAM és Z-RAM Szandtner Zoltán: Új típusú számítógép-memóriák 17 7. ábra - TTRAM cella [8] 9. ábra - TTRAM írások idődiagramja [8]8. ábra - Z-Ram tranzisztora [8]

18 III.Új technológiák / 4 – T-RAM Szandtner Zoltán: Új típusú számítógép-memóriák 18 10. ábra - T-RAM cella [9] 12. ábra - T-RAM idődiagramja [9] V Thyristor I Thyristor (Log Scale) Off State≈10pA/Cell On State≈40  A/Cell 11. ábra - Thyristor I-V karakterisztikája [10]

19 III.Új technológiák / 5 – STT-MRAM Szandtner Zoltán: Új típusú számítógép-memóriák 19 14. ábra – MTJ ellenállása 13. ábra – MRAM cella 15. ábra – STT kapcsolás [11]

20 III.Új technológiák / 6 – RRAM és CBRAM Szandtner Zoltán: Új típusú számítógép-memóriák 20 16. ábra - RRAM / CBRAM vezetési mechanizmus [12] 18. ábra - RRAM formázás [7] 17. ábra – Unipoláris RRAM 19. ábra – Bipoláris RRAM

21 III.Új technológiák / 7 – Összehasonlítás Szandtner Zoltán: Új típusú számítógép-memóriák 21 4. táblázat: Memória technológiák összehasonlítása. Memória SRAM [13] DRAM [13] TTRAM [3] T-RAM [4,5] SST-RAM [6] RRAM [7] Kapcsolási idő0,5 ns2 ‒ 10 ns 0,7 ns0,5–20 ns5–10 ns Üzemmódstatikusdinamikus perzisztens Alkarész/ cella 4–6T1T1C1T1T1Tir1T1R Frissítési idő-≤64 ms 64 ‒ 2000 ms 266 ‒ 1500 ms -- Írható/bit∞∞∞∞>10 13 10 6 –10 10 Kapactás/chip 64 KB ‒ 1 6 MB 4 ‒ 8 GB nem ismert 4 ‒ 16 MB1 TB

22 I.A memóriahierarchia II.A memóriafal III.Új memória technológiák IV.Szimulációs modellek hierarchiája V.Cella szintű mérések NVMSpice-szal VI.Chip szintű mérések Destiny-vel VII.Konklúzió VIII.Irodalomjegyzék Szandtner Zoltán: Új típusú számítógép-memóriák 22

23 IV.Szimulációs modell hierarchia Szandtner Zoltán: Új típusú számítógép-memóriák 23 20. ábra – Szimulációs modellek hierarchiája [14]

24 I.A memóriahierarchia II.A memóriafal III.Új memória technológiák IV.Szimulációs modellek hierarchiája V.Cella szintű mérések NVMSpice-szal VI.Chip szintű mérések Destiny-vel VII.Konklúzió VIII.Irodalomjegyzék Szandtner Zoltán: Új típusú számítógép-memóriák 24

25 V.Cella szintű mérések NVMSpice-szal / 1 Szandtner Zoltán: Új típusú számítógép-memóriák 25 21. ábra – Mérés kapcsolási rajza Netlista példa paraméterekkel: *MTJ modell és paraméterek.model nvm_in_plane sttmtj vcp=0 vcap=0 rh=1k rl=0.5k * tranzisztor modell.model nmos nmos level=54 version=4.7.0 * BL feszültség v1 nvdd 0 pwl(0 0 5ns 0 6ns 1.2v) * WL feszültség vcontrol g 0 pwl(0 0 4ns 0 5ns 1.2v) * tranzisztor kapcsolása m1 d g 0 0 nmos l=90n w=2u * MTJ kapcsolása, belső paraméter megadása n1 sttmtj nvdd d nvmmod2 theta0=0.01 Mérés NVMSpice szimulációs szoftverrel [15]

26 V.Cella szintű mérések NVMSpice-szal / 2 NVMSpice mérés diagramjai: Szandtner Zoltán: Új típusú számítógép-memóriák 26 22. ábra – MTJ mágnesezettségének változása 23. ábra – MTJ ellenállásának változása

27 V.Cella szintű mérések NVMSpice-szal / 3 Szandtner Zoltán: Új típusú számítógép-memóriák 27 24. ábra – MTJ kapcsolási ideje az író feszültség függvényében

28 I.A memóriahierarchia II.A memóriafal III.Új memória technológiák IV.Szimulációs modellek hierarchiája V.Cella szintű mérések NVMSpice-szal VI.Chip szintű mérések Destiny-vel VII.Konklúzió VIII.Irodalomjegyzék Szandtner Zoltán: Új típusú számítógép-memóriák 28

29 VI.Chip szintű mérések Destiny-vel / 1 A Destiny egy statikus memóriachip szimulációs eszköz, amivel késleltetések, fogyasztás becsülhető [16,17]. A cella szintű eredmények nem követik kellő mértékben a valós eszköz értékeit  Más mérési eredményekre támaszkodunk Szandtner Zoltán: Új típusú számítógép-memóriák 29 5. Táblázat – Tipikus MTJ paraméterek, Yiran Chen gyűjtése [18]

30 VI.Chip szintű mérések Destiny-vel / 2 A vizsgált eset: –Kisméretű, 64-bites szószélességű, 8-utas, L1-L2 cache- nek használható gyorsítótár Kétféle optimalizácíó mellett: –Írás késleltetésre –Kiegyensúlyozott (Írás késleltetés  energia igény) Szandtner Zoltán: Új típusú számítógép-memóriák 30

31 VI.Chip szintű mérések Destiny-vel / 3 Szandtner Zoltán: Új félvezető memória kutatások 31 25. ábra – Gyors cache területe

32 VI.Chip szintű mérések Destiny-vel / 4 Szandtner Zoltán: Új félvezető memória kutatások 32 26. ábra – Gyorsítótár olvasás késleltetése / hőleadása

33 VI.Chip szintű mérések Destiny-vel / 5 Szandtner Zoltán: Új típusú számítógép-memóriák 33 27. ábra – Gyorsítótár írás késleltetése / hőleadása

34 I.A memóriahierarchia II.A memóriafal III.Új memória technológiák IV.Szimulációs modellek hierarchiája V.Cella szintű mérések NVMSpice-szal VI.Chip szintű mérések Destiny-vel VII.Konklúzió VIII.Irodalomjegyzék Szandtner Zoltán: Új típusú számítógép-memóriák 34

35 VII. Konklúzió / 1 - Összefoglaló A kutatás során: –Irodalomkutatás segítségével összehasonlítottam a mai technológiákat. –Cella szintű méréseket végeztem több különböző MTJ paraméterű szimulált eszközön. –NVSim segítségével összehasonlítottam az STT-RAM és az SRAM gyorsítótárak jellemzőit. –Jelenleg az STT-RAM írása még nem elég gyors, hogy kiváltsa az SRAM-ot, de bizonyos feltételek mellett jobb. Szandtner Zoltán: Új típusú számítógép-memóriák 35

36 VII. Konklúzió / 2 – További kutatási irányok Cella szint Frissebb MTJ kompakt modell, pl. Nigam, et. Al [14]. Helyettesítő áramkörös MTJ modell, pl. Yu Cao & Zihan Xu [12][13] Más eszközök vizsgálata, pl. memrisztív eszközök (RRAM). Rendszer szint Dinamikus, trace vizsgálat pl. NVMain-nel vagy DramSim-mel GEM5-ben. Szandtner Zoltán: Új típusú számítógép-memóriák 36

37 I.A memóriahierarchia II.A memóriafal III.Új memória technológiák IV.Szimulációs modellek hierarchiája V.Cella szintű mérések NVMSpice-szal VI.Chip szintű mérések Destiny-vel VII.Konklúzió VIII.Irodalomjegyzék Szandtner Zoltán: Új típusú számítógép-memóriák 37

38 VIII. Irodalomjegyzék /1 1.Bruce Jacob, „On Memory Systems and Their Design,” in Memory Systems: Cache, DRAM, Disk, 30 Corporate Drive, Suite 400, Burlington, MA 01803, USA, Morgan Kaufmann, imprint of Elsevier, 2008, pp. 1-14. 2.Z. Xu, K. Sutaria, C. Yang, C. Chakrabarti és Y. Cao, „Compact modeling of STT-MTJ for SPICE simulation,” Bucharest, 2013. 3. A High-Density Scalable Twin Transistor RAM (TTRAM) With Verify Control for SOI Platform Memory IPs. Arimoto, K., é s mtsai. 11, hely n é lk. : IEEE, 2007. Nov., Solid-State Circuits, IEEE Journal of, 42. k ö tet, old.: 2611,2619. doi: 10.1109/JSSC.2007.907185. http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=4362083 http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=4362083 4. Embedded Volatile Memories. Farid Nemati, CTO T-RAM Semiconductor Inc. IEEE International Conference for Computer Aided Design (ICCAD) 2008 : IEEE, 2008. http://www.t-ram.com/technology/Publications.html http://www.t-ram.com/technology/Publications.html Szandtner Zoltán: Új típusú számítógép-memóriák 38

39 VIII. Irodalomjegyzék /2 5.A novel capacitor-less DRAM cell using Thin Capacitively-Coupled Thyristor (TCCT). Cho, Hyun-Jin, és mtsai. Electron Devices Meeting, 2005. IEDM Technical Digest. IEEE International : IEEE, 2005. old.: 311,314. doi: 10.1109/IEDM.2005.1609337. http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=1609337&isnumber=33791 http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=1609337&isnumber=33791 6. A Scaling Roadmap and Performance Evaluation of In-Plane and Perpendicular MTJ Based STT-MRAMs for High-Density Cache Memory. Chun, Ki Chul, és mtsai. 2, Solid-State Circuits, IEEE Journal of : IEEE, 2013. February, 48. kötet, old.: 598,610. doi: 10.1109/JSSC.2012.2224256. http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=6374706&isnumber=6419809 http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=6374706&isnumber=6419809 7.Sekar, Deepak C. Resistive RAM: Technology and Market Opportunites. MonolithIC 3D Inc : NuPGATM Corporation, 2010. IEEE Santa Clara Valley Electron Devices Society. http://www.monolithic3d.com/uploads/6/0/5/5/6055488/deepak_ieee_scv_society_talk.ppt http://www.monolithic3d.com/uploads/6/0/5/5/6055488/deepak_ieee_scv_society_talk.ppt 8.F. Morishita, H. Noda, T. Gyohten, M. Okamoto, T. Ipposhi, S. Maegawa, K. Dosaka és K. Arimoto, „A capacitorless twin-transistor random access memory (TTRAM) on SOI,” in Custom Integrated Circuits Conference. Proceedings of the IEEE 2005, 2005. Szandtner Zoltán: Új típusú számítógép-memóriák 39

40 VIII. Irodalomjegyzék /3 9.H. Mulaosmanovic, C. Compagnoni, N. Castellani, G. Carnevale, D. Ventrice, P. Fantini, A. Spinelli, A. Lacaita és Benvenuti, „Data regeneration and disturb immunity of T-RAM cells,” in Solid State Device Research Conference (ESSDERC), 2014 44th European, Venice, 2014. 10.C. T.-R. S. I. Farid Nemati, „Embedded Volatile Memories,” IEEE International Conference for Computer Aided Design (ICCAD) 2008, 2008. 11.X. Wang, Metallic Spintronic Devices, Boca Raton: CRC Press, 2014. 12. Y. W. Hao Yu, Design Exploration of Emerging Nano-scale Nonvolatile Memory, New York: Springer Science+Business Media, 2014. 13.Intel Corporation, „Performance Analysis Guide for Intel® Core™ i7 Processor and Intel® Xeon™ 5500 processors,” 2008-2009. 14.Z. Xu, K. Sutaria, C. Yang, C. Chakrabarti és Y. Cao, „Compact modeling of STT- MTJ for SPICE simulation,” Bucharest, 2013. Szandtner Zoltán: Új típusú számítógép-memóriák 40

41 VIII. Irodalomjegyzék /4 15.H. &. W. Y. Yu, „Chapter 3 - Nonvolatile State Identification and NVM SPICE,” in Design Exploration of Emerging Nano-scale Nonvolatile Memory, New York, Springer Science+Business Media, 2014. 16.X. Dong, C. Xu, Y. Xie és N. Jouppi, „NVSim: A Circuit-Level Performance, Energy, and Area Model for Emerging Nonvolatile Memory,” Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions on, %1. kötet31, %1. szám7, pp. 994,1007, July 2012. 17.M. Poremba, S. Mittal, D. Li, J. Vetter and Y. Xie, "DESTINY: A tool for modeling emerging 3D NVM and eDRAM caches," in Design, Automation & Test in Europe Conference & Exhibition (DATE), Grenoble, 2015. 18.Y. Chen, „Prediction of STT-RAM Parameters for 2012-2025,” in Cloud·Storage·Big Data Summit és 2nd Asian Nonvolatile Memory Workshop (ANVMW), Shanghai, China, 2013. Szandtner Zoltán: Új típusú számítógép-memóriák 41

42 Köszönöm a figyelmet! Szandtner Zoltán: Új típusú számítógép-memóriák 42


Letölteni ppt "Új típusú számítógép-memóriák szimulációs vizsgálata Szandtner Zoltán, mérnök informatikus hallgató Konzulens: Dr. Vári-Kakas István PhD."

Hasonló előadás


Google Hirdetések