Az előadás letöltése folymat van. Kérjük, várjon

Az előadás letöltése folymat van. Kérjük, várjon

Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke MIKROELEKTRONIKA, VIEEA306 Integrált áramkörök: áttekintés,

Hasonló előadás


Az előadások a következő témára: "Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke MIKROELEKTRONIKA, VIEEA306 Integrált áramkörök: áttekintés,"— Előadás másolata:

1 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke MIKROELEKTRONIKA, VIEEA306 Integrált áramkörök: áttekintés, főbb jellemzők, a gyártás és a tervezés kapcsolata, költségek

2 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET Újból a gyártásról és a fejlődési trendekről ► A Moore törvény és annak megnyilvánulásai ► Roadmap adatok

3 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET Ismétlés ► Láttuk, hogy a mai modern digitális IC-k milyen alapegységekből építkeznek  CMOS alapkapuk főbb tulajdonságok, konstrukció –logikai modellből kapcsolási rajz ► Láttuk, hogy a gyártási folyamatnak mi a lényege  planáris technológia, fotolitográfia ► Láttuk, hogy a felületi struktúrát a maszkok 2D-s alakzatai egyértelműen meghatározzák: layout ► Láttuk, hogy a logikai sémából egyenes út vezet a layoutig: Si-compiler ► Most áttekintjük az IC gyártás egyéb aspektusait

4 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET Mikroelektronika: az egyik leggyorsabban fejlődő iparág Moore törvény ► 1965-ben Gordon More megjósolta, hogy az egy lapkára integrálható tranzisztorok száma havonta megduplázódik (exponenciális növekedés) ► A jóslat továbbra is helytálló. ► Az 1 millió tranzisztor/lapka határt az iparág a 80-as években törte át  2300 tranzisztor, 1 MHz-es órajel frekvencia (Intel 4040)  16 millió tranzisztor (Ultra Sparc III)  42 millió tranzisztor, 2 GHz-es órajel frekvencia clock (Intel P4)  140 millió tranzisztor, (HP PA-8500) ► More than Moore: elemsűrűség erőteljesebb fokozása, pl. 3D kialakítással (pl. RAM-ok, lásd pen drive-ok)

5 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET Mikroelektronika: az egyik leggyorsabban fejlődő iparág Intel 4004 Intel Pentium IV 2300 tranzisztor 42 millió tranzisztor

6 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET Változás: automatikus tervezés és reguláris struktúrák Intel 4004 (‘71) Intel 8080 Intel 8085 Intel 8286 Intel 8486 Forrás: Intel

7 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET Processzorok 2002-es toplistája ► Föbb jellemzők összefoglaló táblázata:  órajel frekvencia,  lapka mérete,  tranzisztorok száma  fogyasztás

8 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET A Moore törvény processzorokra ► A tranzisztorok száma kb. 2 évente megduplázódik: Pentium® proc P Year Transistors (MT) 2X growth in 1.96 years! Forrás: Intel

9 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET Legújabb Intel Xenon processzor ► 1.9 milliárd tranzisztor ► 45nm technológia ► 16Mbyte Cache ► 6 mag

10 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET A DRAM kapacitás fejlődése ► Három évente 4-szeres növekedés:  m  m  m  m  m  m 0.13  m 0.1  m 0.07  m 1 A4-es gépelt oldal 1 átlagos könyv 2 óra audio CD, 30 s HDTV emberi agy, emberi DNS

11 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET Lapka méret (die size) növekedése ► 10 év alatt kb. 2-szeres növekedés, 7%-os éves növekedés (megfelel a Moore tv-nek) Pentium ® proc P Year Die size (mm) Forrás: Intel

12 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET Órajel frekvencia növekedése ► 2 év alatt kb. 2-szeres növekedés Forrás: Intel

13 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET Növekvő fogyasztás (disszipáció) ► Folyamatos növekedés figyelhető meg a vezető processzorok esetében Korlátozó tényezővé válik Forrás: Intel

14 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET A technológia trendjei: SIA roadmap ► Vezető ipari szakértők által folyamatosan frissített előrejlezések a mikroelektronikai technológiák (IC gyártás) várható fejlődési irányairól Year Feature size (nm) Mtrans/cm Chip size (mm 2 ) Signal pins/chip Clock rate (MHz) Wiring levels Power supply (V) High-perf power (W) Battery power (W) NTRS = National Technolgy Roadmap for Semiconductors SIA = Semiconductor Industry Association Node years: 2007/65nm, 2010/45nm, 2013/33nm, 2016/23nm

15 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET A minimális csíkszélesség (MFS) csökkenésére adott jóslatok

16 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET Tápfeszültség, küszöbfeszültség, oxidvastagság alakulása ► Közelítjük a fizikai korlátokat: A tápfeszültség, a küszöbfeszültség és a gate oxid vastagságának csökkentése, a csatornahossz csökkenésével

17 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET Tervezői produktivitás növekedése ► A tervezői produktivitás növekedése elmarad a méretcsökkentés miatti komplexitás növekedés mögött: Logic Tr./Chip Tr./Staff Month. x x x x x x x 21%/Yr. compound Productivity growth rate x 58%/Yr. compounded Complexity growth rate 10,000 1, Logic Transistor per Chip (M) ,000 10, ,000 Productivity (K) Trans./Staff - Mo. Complexity

18 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET Az IC tervezés és gyártás néhány globális problémája ► Növekvő komplexitás, növekvő költségek ► Szakadék a komplexitás és a tervezői kapacitások között ► Gyártás és tervezés szétválása ► Költségcsökkentési módok

19 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET Kihívások a tervezés kapcsán ► Mikroszkópikus dolgok  ultra nagy sebességek  disszipáció és feszültségesés a vezetékeken  az összekötő vezetékek növekvő jelentősége  zaj, áthallás  megbízhatóság, gyárthatóság  órajel szétosztása ► Makroszkópikus dolgok  piacra való bevezetés ideje (time-to- market)  a tervezés bonyolultsága (milló darab kapu)  magas absztrakciós szint  tesztelhetőre tervezés  újrafelhasználhatóság, szellemi tulajdon (IP) kérdése, portolhatóság  systems on a chip (SoC)  különböző tervező eszközök együtt- működése (tool interoperability) ÉVTech. (MFS, μm) KomplexitásÓrajel frekvencia Tervezői létszám 3 évre Tervezési költség M Tr.400 MHz210$90 M M Tr.500 MHz270$120 M M Tr.600 MHz360$160 M M Tr.800 MHz800$360 M

20 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET Egy globális terv jellemzői ► Funkcionalitás ► Költségek  Egyszeri, fix költségek (NRE) – a tervezésre fordított munka  Darabszám arányos költségek (RE) – anyagok, tokozás, tesztelés ► Megbízhatóság, robosztusság  Zaj határok  Zajtűrés ► Jóság / teljesítmény (performance)  Sebesség (késleltetés)  Fogyasztás (energiaigény) ► Piacra való bevezetéshez szükséges idő (time-to-market)

21 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET IC-k előállítási költségei ► Egyszeri, fix költségek: NRE (non-recurring engineering)  Az IC terv előállításának költségei a tervezésre fordított munka, tervező CAD rendszer licenszdíja a terv ellenőrzésére fordított munka a maszk előállítás költségei  A terv bonyolultsága és a tervező produktivitása (termelékenysége) határozzák meg  Kis sorozatú gyártásnál jelentősebb a hatása ► Rendszeres költségek – arányosak a termelés volumenével  szilícium megmunkálásának költsége a chip felületével is arányos  szerelés (tokozás)  tesztelés 1 IC-re eső kltsg. = darabszám arányos kltsg. per IC + fix kltsg. darabszám Ehhez jön még az IC gyár amortizációs költsége is

22 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET IC-k előállítási költségei ► Az egyszeri költségek (NRE) egyre növekednek:

23 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET Egy tranzisztor költsége költség: cent / tranzisztor 1 tranzisztorra eső beruházási költség (Moore tv.)

24 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET Darabszám arányos költségek Si szelet (wafer) IC lapka (chip vagy die) (AMD Athlon processzorok) ► Befolyásolják  szelet mérete, lapka mérete  kihozatal: működő db / gyártott db  tesztelés gyártás közben, még a szeleten tokozás után  szerelés (assembly) költségei darabszám =  × (szeletátmérő/2) 2 lapkafelület  × szeletátmérő -  2 × lapkafelület

25 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET Darabszám arányos költségek 1 jó lapka költsége = 1 szelet költsége darabszám × kihozatal kihozatal = (1 + (felületegységre eső hibaszám × lapkafelület)/  ) -  lapka kltsg + lapkateszt kltsg + tokozási kltsg. db arányos kltsg = végső tesztelés kihozatala

26 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET Számpélda kihozatalra ► Példa  szeletátmérő 12", lapkaméret 2.5 cm 2, 1 hiba/cm 2,  = 3 (a technológia bonyolultságának mérőszáma)  252 lapka/szelet (kerek szelet, szögletes lapkákkal!)  jó lapkák kihozatala: 16%  252 x 16% = csak 40 lapka / szelet ! ► Egy lapka költsége a lapkamérettől (felülettől) erősen függ  a felület 3. vagy 4. hatványával arányos

27 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET Példák a költségtényezőkre ChipFém- rétegek csík- széles- ség Szelet kltsg. hiba / cm 2 Felület (mm 2 ) lapka / szelet Ki- hoza- tal lapka kltsg. 386DX20.90$ %$4 486DX230.80$ %$12 PowerPC $ %$53 HP PA $ %$73 DEC Alpha30.70$ %$149 Super SPARC 30.70$ %$272 Pentium30.80$ %$417

28 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET Tervezői produktivitás növekedése ► A tervezői produktivitás növekedése elmarad a méretcsökkentés miatti komplexitás növekedés mögött: Logic Tr./Chip Tr./Staff Month. x x x x x x x 21%/Yr. compound Productivity growth rate x 58%/Yr. compounded Complexity growth rate 10,000 1, Logic Transistor per Chip (M) ,000 10, ,000 Productivity (K) Trans./Staff - Mo. Complexity Lehetséges áthidaló megoldás: 1.MAGAS ABSZTRAKCIÓS SZINTEN TERVEZÜNK 2.AUTOMATIKUS FIZIKAI SZINTÉZIS

29 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET Gyártás és tervezés Vertikális struktúra kialakítása: technológia Horizontális struktúra kialakítása: tervezés Időben és térben elkülönülnek A kettő közötti kapcsolatot az adott technológiához rendelt tervezési szabályok adják meg. Mindez a geometriai konstrukcióra vonatkozik. Az eszközműködésre vonatkozólag az eszközök modellparaméterei jelentik a kapcsolatot a tervezés és a gyártás között.

30 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET Tervezés és gyártás ► Gyártósorok egyre drágábbak:  milliárd $ nagyságrend  egyre kevesebb IC gyártóhely ► Gyártástechnológiák egyre drágábbak  maszkgyártás költsége mint egyre növekvő NRE ► KEVÉS HELYEN GYÁRTANAK – SOK HELYEN TERVEZNEK  waferless fab – Magyarországon is, pl.: Silicon Labs (régen: Integration Hungary), Duolog Élesen szétválik a tervezés és a gyártás, de a tervezéshez is ismerni kell az eszközök működését

31 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET Költségcsökkentési módok ► Előre tervezettség  pl. az ún. standard cellás tervezés (részletesen lásd később) Lényege: Előre megtervezett áramköri elemekkel dolgozunk. (Mind áramkör, mind layout szinten kész elemek.) ► Előre gyártás  Extrém példa digitális áramkörökre: FPGA (Altera, Xilinx) FPGA = field programmable gate array felhasználó által programzoható összeköttetésű kapu mátrix. Minden megvan benne, a gyártás fix költségei nagyon nagy darabszám között oszlanak meg. Az egyedi áramkör fejlesztését csak a magasszintű HDL-en történő tervezés költsége terheli Ma egyre jobban terjedő megvalósítási mód.

32 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET Költségcsökkentési módok ► MPW – multi-project wafer  egy szelet – sok tervező áramköreinek együttes gyártása, tipikusan terv egy szeleten  teljesen egyedi tervezés  teljesen egyedi gyártás  költségek (NRE-k) felé oszlanak  prototípus gyártás / kis sorozatú gyártás (small volume production) Részleteket lásd később

33 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET IC tervezőrendszerek áttekintése ► Absztrakciós szintek ► Jellegzetes programeszközök ► Tervezés HDL-en – lásd labor

34 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET Mikroelektronikai CAD elemei Optimalizálás Fizikai eszközszimulációTechnológiai szimuláció eszközparaméterek tervezési szabályok Viselkedési leírás Specifikáció VHDL-ben vagy Verilog-ban Rendszer szimuláció Rendszer szintű tervezés Struktúrális leírás Sémaeditor Logikai szimuláció Szintézis Logikai tervezés Layout generálás Layout leírás Layout editorÁramkörszimuláció időzítési paraméterek Tranzisztor szintű tervezés Absztrakciós szint:Reprezentáció: Szimulátor:

35 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET Tervezőrendszerek elemei ► Áramkörbevitel  HDL (Verilog, VHDL) viselkedési leírás (Verilog, VHDL, SystemC) strukturális leírás (Verilog, VHDL)  Grafikus megadás (strukturális) ► Szimuláció (minden absztrakciós szinten)  rendszer, kapu szintű logikai, áramköri  megjelenítő eszközök  koncepcionális tervezés, fizikai tervek ellenőrzése ► Magas szintű szintézis ► Layout szintézis Minden absztrakciós szinten: a terv adott reprezentációja – adatbázisok

36 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET Tervezőrendszerek elemei

37 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET Tervezőrendszerek elemei

38 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET Áramkörbevitel HDL-en ► Korábban számtalan in-house HDL  egységesíteni kellett  szabványok VHDL(Very high speed IC Hardware Description Language): az USA hadügyminisztéiuma (DoD) által meghatározott nyelv, ez lett az IEEE szabvány. ► Mindenfajta rendszer minden típusú leírására alkalmas ► Lehetséges absztrakciós szintek, ahol alkalmazható:  Viselkedési (Behavioral): az algoritmus leírására  Regiszter Átviteli Szint (Register Transfer Level, RTL): adatáramlás (data flow) leírására  Szerkezeti (Structural) : kapuszintű leírás

39 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET A VHDL jellemzői ► Technológia független leírás ► Általánosan használható (generic), szerkezeti szinten környezettől, eszköz karakterisztikáktól független ► Jól olvasható (jól felkommentározva!) ► Egyed bejelentési (entity) és Építmény (architecture) részekből áll  Egyed bejelentés: a név, a ki- és bemeneti kapuk, paraméterek megadása  Építmény: A feladatkör és a fizikai paraméterek megadása benne a begin és end közötti utasításokat egyszerre (hardver!) kell végrehajtani, nem egymás után

40 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET Verilog, SystemC ► Verilog: a C nyelvből származtatott hardver leíró nyelv.  A CADENCE tervező programozási nyelve  Egyszerű, jól olvasható, legtöbb tervezőrendszer ismeri ► SYSTEM C: új, a C++ nyelven alapuló hardware leíró nyelv  a hardware-software co-design szokásos nyelve  valójában C++ osztályok gyűjteménye Szintézis lehetősége: 1.SystemC  Verilog konverter 2.Verilog  VHDL konverter 3. VHDL alapú szintézis program

41 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET Egyszerű példák VHDL Verilog Lásd: Verilog labor

42 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET Hardvertervezés HDL-en ► Olyan, mintha programoznánk ► DE: hardver lesz a végeredmény Pl. egy for (i=0, i

43 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök, IC tervezés 1 © Poppe András, BME-EET Példák profi CAD rendszerekre ► Mentor Graphics: ennek az elemeivel dolgoznak a laborban ► Cadence: Ezzel egy teljes IC tervezési folyamatát mutatjuk be a 6. laborban ► Szokásos platformok (Linux, Windows) Mikroelektronika szakirányon: VLSI tervezési labor


Letölteni ppt "Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke MIKROELEKTRONIKA, VIEEA306 Integrált áramkörök: áttekintés,"

Hasonló előadás


Google Hirdetések