Az előadás letöltése folymat van. Kérjük, várjon

Az előadás letöltése folymat van. Kérjük, várjon

Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke MIKROELEKTRONIKA, VIEEA306 A MOS inverterek

Hasonló előadás


Az előadások a következő témára: "Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke MIKROELEKTRONIKA, VIEEA306 A MOS inverterek"— Előadás másolata:

1 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke MIKROELEKTRONIKA, VIEEA306 A MOS inverterek

2 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, BME-EET Vizsgált absztrakciós szint RENDSZER (SYSTEM) RÉSZEGYSÉG (MODULE) + KAPU (GATE) ÁRAMKÖR (CIRCUIT) n+ SD G ESZKÖZ (DEVICE) V out V in

3 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, BME-EET MOSFET típusok áttekintése

4 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, BME-EET A növekményes MOS tranzisztor karakterisztikája Az előbb kiszámoltuk!

5 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, BME-EET MOSFET-ek egyszerű modellje ► A működés legegyszerűbb (logikai) modellje:  nem vezet (off) / vezet (on) Gate Source (of carriers) Drain (of carriers) | V GS | | V GS | < | V T | | V GS | > | V T | Open (off) (Gate = ‘0’) Closed (on) (Gate = ‘1’) R on szakadásban vezetésben növekményes eszköz

6 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, BME-EET Készítsünk invertert – ez az alap ► Ellenállás tápfeszre (V DD ) kötve ► Másik vége egy kapcsolóval a földre (GND) kötve ► Kapcsoló vezérlése logikai jellel:  1 (V DD szint) – vezet  0 (GND szint) – szakadt ► Tekintsük kimenő jelnek a kapcsoló és az ellnállás közös pontját V DD GND BE KI load (terhelő ellenállás)

7 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, BME-EET Készítsünk invertert! ► BE = 1  kapcsoló vezet  kimenet a GND-re kötve  KI = 0 V DD GND BE KI 1 0 V DD GND BE KI ► BE = 0  kapcsoló szakadt  kimenet V DD -n lebeg  KI = 1 0 1

8 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, BME-EET sorba kötött kapcsoló: NAND kapu V DD GND KI A B ► Ha A és B 1, akkor KI=0 ► Ez a NOT (A AND B) függvény, azaz NAND SOROS áram út Ha vagylagos áramutat alakítunk ki, akkor a NOR függvényt valósíthatjuk meg A gyakorlatban max 3..4 bemenetű.

9 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, BME-EET A NOR kapu sémája: V DD GND KI AB PÁRHUZAMOS áram út GND ► Ha A vagy B 1, akkor KI=0 ► Ez a NOT (A OR B) függvény, azaz NOR Komplex áramutak kialakítása == komplex logikai kapuk lehetősége

10 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, BME-EET Komplex kapuk ► Soros áramutak párhuzamosan kapcsolva V DD GND KI AB C DEF 4 áramút van

11 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, BME-EET Inverter konstrukciók (elvi) V DD GND BE KI Kapcsoló = n csatornás MOS tranzisztor: normally OFF device V DD GND BE KI Ellenállás: egy másik tranzisztor, pl. trióda tarományban V DD GND BE KI V GG Újabb tápfesz kéne – nem OK load drive

12 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, BME-EET nMOS technika – nagyon egyszerű ► Egyszerű technológia, de elavult, sok hátránnyal, pl.  statikus fogyasztás, ha KI=0  ha kimenet logikai 0, az nem lesz tisztán a GND szint  aszimmetrikus transzfer karakterisztika (l. később) BE ► Mindkét esetben a load ellenállás helyett MOS tranzisztort használtunk, de az nem kapott aktív vezérlést  Ez a passzív terhelésű inverter Kiürítéses tr.: implantációval eltolt V T V DD GND KI I d ~ W/L

13 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, BME-EET Komplex kapuk (nMOS kivitel) ► Soros áramutak párhuzamosan kapcsolva 4 áramút van

14 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, BME-EET A CMOS technika ► A név: Complementary MOS ► Ötlet: kapjon a terhelés is aktív vezérlést  ha az nMOS driver (kapcsoló) tranzisztor vezet, a load helyén lévő tranzisztor legyen szakadásban  ha az nMOS driver (kapcsoló) tranzisztor szakadásban van, a load helyén lévő tranzisztor vezessen ► Ehhez egy olyan normally OFF device kell, ami az nMOS tranzisztorhoz képest ellentett vezérléssel működik  Ilyen a növekményes pMOS tranzisztor

15 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, BME-EET A CMOS inverter V DD GND KI BE nMOS pMOS ► Egy n és egy p típusú növekményes tranzisztorból áll ► Aktív terhelésű inverter: a két tranzisztort egyszerre vezéreljük Állandósult állapotban a két tranzisztor közül mindig csak az egyik vezet, a másik lezárt

16 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, BME-EET Inverterek jellemzése, alapfogalmak ► Transzfer karakterisztika:  kimeneti feszültség a bemeneti feszültség függvényében A kimeneti jel a bemeneti jel (logikai) invertáltja ideális és valós inverter transzfer karakterisztikája

17 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, BME-EET A CMOS inverter karakterisztikája V DD GND KI BE nMOS pMOS U BE =U GSn U KI =U DSn

18 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, BME-EET Inverterek jellemzése, alapfogalmak ► Zavarvédettség:  Széles U in tartományhoz azonos U out érték tartozik  A karakterisztika 3 szakaszból áll.  A két szélső szakasz laposan fut, azaz a bemeneten lévő feszültségváltozások csak nagyon kis változást okoznak a kimeneten ideális és valós inverter transzfer karakterisztikája L és H tartományok L H

19 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, BME-EET Inverterek jellemzése, alapfogalmak ► Jel regeneráló képesség  a középső szakasz meredekségétől függ ideális és valós inverter transzfer karakterisztikája U 1 egy "rossz" logikai 0 jel. Az első kapu kimenete U 2 már közelebb áll az elfogadható logikai 1 szinthez. A második kapu kimenete, U 3 már "jó" logikai 0 szint U2U2 U1U1 U2U2 U3U3 U in U out "1" "0"

20 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, BME-EET Inverterek jellemzése, alapfogalmak ► Jel regeneráló képesség U3U3 U2U2 U1U1 0.0n10.0n20.0n30.0n40.0n time [sec] U [V] U 3 -nak láthatóan a szintje is és a jelalakja is regenerálódott! U L =0V, U H =5V (SPICE szimuláció)

21 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, BME-EET Inverterek jellemzése, alapfogalmak ► Komparálási feszültség Az a határ, ami alatt 0 szintté és ami felett logikai 1 szintté regenerálja az inverterlánc a jelet. Az U in =U out egyenes és a karakterisztika metszéspontja U in U out V dd UkUk

22 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, BME-EET Inverterek jellemzése, alapfogalmak ► Logikai szinttartományok A logikai 0 és 1 szint azon feszültségtartománya, amin belül adott zavarszintek mellett az áramkör biztonságosan működik. U in U out V dd UkUk U Hm UZUZ Kritikus feszültségek: U LM, a logikai 0 szint maximuma U Hm, a logikai 1 szint minimuma U LM PÉLDA: 74HC00, V dd =3V, U LM =0.9V U Hm =2.1V

23 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, BME-EET Inverterek jellemzése, alapfogalmak ► Jelterjedési idő (propagation delay) t pd nehezen definiálható, ráadásul a fel és lefutáshoz tartozó késleltetés különböző lehet (pl. nMOS inverterek)

24 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, BME-EET Inverterek jellemzése, alapfogalmak ► Párkésleltetési idő Tegyük fel, hogy a jel egy hosszú, egyforma inverterekből álló láncon terjed. Elegendően sok inverter után a jelformát csak az inverterek belső tulajdonságai határozzák meg. A jel 2 inverter után megegyezik, a késleltetés pedig t pdp t pdp t UUnUn U n nn+2

25 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, BME-EET Inverterek jellemzése, alapfogalmak ► Párkésleltetési idő mérése A RING OSZCILLÁTOR (gyűrűs rezgőkör) Páratlan számú inverter láncba kapcsolva, nincs stabil állapota, oszcillál T=n  t pdp

26 Budapesti Műszaki és Gazdaságtudomanyi Egyetem Elektronikus Eszközök Tanszéke A MOS inverterek © Poppe András & Székely Vladimír, BME-EET Inverterek jellemzése, alapfogalmak ► Teljesítmény-késleltetés szorzat (P  )  mindkét érték jobb minőségre utal, így a szorzat egy áramkörtípus minőségi mérőszámának tekinthetô.  Szemléletesen: az a minimális energia, ami 1 bit információ 1 feldolgozási lépéséhez szükséges.


Letölteni ppt "Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke MIKROELEKTRONIKA, VIEEA306 A MOS inverterek"

Hasonló előadás


Google Hirdetések