MIKROELEKTRONIKA, VIEEA306

Az előadások a következő témára: "MIKROELEKTRONIKA, VIEEA306"— Előadás másolata:

1 MIKROELEKTRONIKA, VIEEA306
A MOS inverterek

2 Vizsgált absztrakciós szint
RENDSZER (SYSTEM) + RÉSZEGYSÉG (MODULE) KAPU (GATE) Vout Vin ÁRAMKÖR (CIRCUIT) ESZKÖZ (DEVICE) n+ S D G A MOS inverterek © Poppe András & Székely Vladimír, BME-EET

3 MOSFET típusok áttekintése
A MOS inverterek © Poppe András & Székely Vladimír, BME-EET

4 A növekményes MOS tranzisztor karakterisztikája
Az előbb kiszámoltuk! A MOS inverterek © Poppe András & Székely Vladimír, BME-EET

5 MOSFET-ek egyszerű modellje
A működés legegyszerűbb (logikai) modellje: nem vezet (off) / vezet (on) Gate Source (of carriers) Drain | VGS | | VGS | < | VT | | VGS | > | VT | Open (off) (Gate = ‘0’) Closed (on) (Gate = ‘1’) Ron növekményes eszköz szakadásban vezetésben A MOS inverterek © Poppe András & Székely Vladimír, BME-EET

6 Készítsünk invertert – ez az alap
Ellenállás tápfeszre (VDD) kötve Másik vége egy kapcsolóval a földre (GND) kötve Kapcsoló vezérlése logikai jellel: 1 (VDD szint) – vezet 0 (GND szint) – szakadt Tekintsük kimenő jelnek a kapcsoló és az ellnállás közös pontját VDD GND BE KI load (terhelő ellenállás) A MOS inverterek © Poppe András & Székely Vladimír, BME-EET

7 Készítsünk invertert! BE = 1 KI = 0 BE = 0 KI = 1 kapcsoló vezet
kimenet a GND-re kötve KI = 0 VDD GND BE KI BE = 0 kapcsoló szakadt kimenet VDD-n lebeg KI = 1 1 VDD GND BE KI 1 A MOS inverterek © Poppe András & Székely Vladimír, BME-EET

8 2 sorba kötött kapcsoló: NAND kapu
Ha A és B 1, akkor KI=0 Ez a NOT (A AND B) függvény, azaz NAND VDD GND KI A B SOROS áram út A gyakorlatban max 3..4 bemenetű. Ha vagylagos áramutat alakítunk ki, akkor a NOR függvényt valósíthatjuk meg A MOS inverterek © Poppe András & Székely Vladimír, BME-EET

9 Komplex áramutak kialakítása == komplex logikai kapuk lehetősége
A NOR kapu sémája: Ha A vagy B 1, akkor KI=0 Ez a NOT (A OR B) függvény, azaz NOR VDD KI A B GND GND PÁRHUZAMOS áram út Komplex áramutak kialakítása == komplex logikai kapuk lehetősége A MOS inverterek © Poppe András & Székely Vladimír, BME-EET

10 Komplex kapuk Soros áramutak párhuzamosan kapcsolva 4 áramút van VDD A
KI B F C GND A MOS inverterek © Poppe András & Székely Vladimír, BME-EET

11 Inverter konstrukciók (elvi)
Kapcsoló = n csatornás MOS tranzisztor: normally OFF device VDD GND BE KI Ellenállás: egy másik tranzisztor, pl. trióda tarományban VDD GND BE KI VGG VDD GND BE KI load drive Újabb tápfesz kéne – nem OK A MOS inverterek © Poppe András & Székely Vladimír, BME-EET

12 nMOS technika – nagyon egyszerű
Egyszerű technológia, de elavult, sok hátránnyal, pl. statikus fogyasztás, ha KI=0 ha kimenet logikai 0, az nem lesz tisztán a GND szint aszimmetrikus transzfer karakterisztika (l. később) Kiürítéses tr.: implantációval eltolt VT VDD GND KI Id ~ W/L Mindkét esetben a load ellenállás helyett MOS tranzisztort használtunk, de az nem kapott aktív vezérlést Ez a passzív terhelésű inverter BE A MOS inverterek © Poppe András & Székely Vladimír, BME-EET

13 Komplex kapuk (nMOS kivitel)
Soros áramutak párhuzamosan kapcsolva 4 áramút van A MOS inverterek © Poppe András & Székely Vladimír, BME-EET

14 A CMOS technika A név: Complementary MOS
Ötlet: kapjon a terhelés is aktív vezérlést ha az nMOS driver (kapcsoló) tranzisztor vezet, a load helyén lévő tranzisztor legyen szakadásban ha az nMOS driver (kapcsoló) tranzisztor szakadásban van, a load helyén lévő tranzisztor vezessen Ehhez egy olyan normally OFF device kell, ami az nMOS tranzisztorhoz képest ellentett vezérléssel működik Ilyen a növekményes pMOS tranzisztor A MOS inverterek © Poppe András & Székely Vladimír, BME-EET

15 A CMOS inverter Egy n és egy p típusú növekményes tranzisztorból áll
Aktív terhelésű inverter: a két tranzisztort egyszerre vezéreljük VDD GND KI BE nMOS pMOS Állandósult állapotban a két tranzisztor közül mindig csak az egyik vezet, a másik lezárt A MOS inverterek © Poppe András & Székely Vladimír, BME-EET

16 Inverterek jellemzése, alapfogalmak
Transzfer karakterisztika: kimeneti feszültség a bemeneti feszültség függvényében A kimeneti jel a bemeneti jel (logikai) invertáltja ideális és valós inverter transzfer karakterisztikája A MOS inverterek © Poppe András & Székely Vladimír, BME-EET

17 A CMOS inverter karakterisztikája
VDD pMOS BE KI nMOS UBE=UGSn UKI=UDSn GND A MOS inverterek © Poppe András & Székely Vladimír, BME-EET

18 Inverterek jellemzése, alapfogalmak
Zavarvédettség: Széles Uin tartományhoz azonos Uout érték tartozik A karakterisztika 3 szakaszból áll. A két szélső szakasz laposan fut, azaz a bemeneten lévő feszültségváltozások csak nagyon kis változást okoznak a kimeneten L és H tartományok L H ideális és valós inverter transzfer karakterisztikája A MOS inverterek © Poppe András & Székely Vladimír, BME-EET

19 Inverterek jellemzése, alapfogalmak
Jel regeneráló képesség a középső szakasz meredekségétől függ U in out "1" " 0" U1 egy "rossz" logikai 0 jel. Az első kapu kimenete U2 már közelebb áll az elfogadható logikai 1 szinthez. A második kapu kimenete, U3 már "jó" logikai 0 szint U2 U1 U3 ideális és valós inverter transzfer karakterisztikája A MOS inverterek © Poppe András & Székely Vladimír, BME-EET

20 Inverterek jellemzése, alapfogalmak
Jel regeneráló képesség U3 U2 U1 0.0n 10.0n 20.0n 30.0n 40.0n time [sec] -1.0 -0.0 1.0 2.0 3.0 4.0 5.0 6.0 U [V] UL=0V, UH=5V (SPICE szimuláció) U3-nak láthatóan a szintje is és a jelalakja is regenerálódott! A MOS inverterek © Poppe András & Székely Vladimír, BME-EET

21 Inverterek jellemzése, alapfogalmak
Komparálási feszültség Az a határ, ami alatt 0 szintté és ami felett logikai 1 szintté regenerálja az inverterlánc a jelet. Az Uin=Uout egyenes és a karakterisztika metszéspontja Uin Uout Vdd Uk A MOS inverterek © Poppe András & Székely Vladimír, BME-EET

22 Inverterek jellemzése, alapfogalmak
Logikai szinttartományok A logikai 0 és 1 szint azon feszültségtartománya, amin belül adott zavarszintek mellett az áramkör biztonságosan működik. Uin Uout Vdd UHm Uk UZ PÉLDA: 74HC00, Vdd=3V, ULM=0.9V UHm=2.1V ULM Kritikus feszültségek: ULM, a logikai 0 szint maximuma UHm, a logikai 1 szint minimuma A MOS inverterek © Poppe András & Székely Vladimír, BME-EET

23 Inverterek jellemzése, alapfogalmak
Jelterjedési idő (propagation delay) tpd nehezen definiálható, ráadásul a fel és lefutáshoz tartozó késleltetés különböző lehet (pl. nMOS inverterek) A MOS inverterek © Poppe András & Székely Vladimír, BME-EET

24 Inverterek jellemzése, alapfogalmak
Párkésleltetési idő 1 n n+2 Tegyük fel, hogy a jel egy hosszú, egyforma inverterekből álló láncon terjed. Elegendően sok inverter után a jelformát csak az inverterek belső tulajdonságai határozzák meg. A jel 2 inverter után megegyezik, a késleltetés pedig tpdp tpdp t U Un Un+2 A MOS inverterek © Poppe András & Székely Vladimír, BME-EET

25 Inverterek jellemzése, alapfogalmak
Párkésleltetési idő mérése A RING OSZCILLÁTOR (gyűrűs rezgőkör) Páratlan számú inverter láncba kapcsolva, nincs stabil állapota, oszcillál. 1 T=ntpdp A MOS inverterek © Poppe András & Székely Vladimír, BME-EET

26 Inverterek jellemzése, alapfogalmak
Teljesítmény-késleltetés szorzat (P) mindkét érték jobb minőségre utal, így a szorzat egy áramkörtípus minőségi mérőszámának tekinthetô. Szemléletesen: az a minimális energia, ami 1 bit információ 1 feldolgozási lépéséhez szükséges. A MOS inverterek © Poppe András & Székely Vladimír, BME-EET