Az előadás letöltése folymat van. Kérjük, várjon

Az előadás letöltése folymat van. Kérjük, várjon

Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök mérése (IC tesztelés)

Hasonló előadás


Az előadások a következő témára: "Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök mérése (IC tesztelés)"— Előadás másolata:

1 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök mérése (IC tesztelés)

2 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 2 Az integrált áramkörök méréstechnikája 1. Mivel mérjünk? Számítógép-vezérelt mérőautomaták sztatikus / funkcionális / dinamikus mérés szeletmérés / tokozott mérés Tektronix LV500 (BME EET)

3 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 3 Az integrált áramkörök méréstechnikája

4 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 4 Az integrált áramkörök méréstechnikája 2. Mit mérjünk? Teszt szekvenciák tervezése (minden logikai elemet “megmozgatni”, minimális idő ráfordítás mellett) A tízszereződés törvénye A tesztelés - költség !

5 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 5 Teszt szekvenciák tervezése Hibamodell: feltételezések az előfordulható hibákra A lehetséges fizikai defektusok leképezése absztrakt hibákká 1. Kiakadás: STUCK-AT-0 (SA0), STUCK-AT-1 (SA1) Logikai szimulátorral kezelhető Sok hibát lefed (kapu belső szakadás, zárlat, eszköz hiány stb.)

6 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 6 Hibamodellek 2. Jelvezeték zárlat SHORT N em kezelhető logikai szinten! CMOS-nál egy érdekes lehetőség: IDDQ teszt

7 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 7 Hibamodellek 3. Jelvezeték szakadás: OPEN „Analóg” hatások léphetnek fel

8 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 8 Hibamodellek 3. Jelvezeték szakadás: OPEN „Memória” hatások is felléphetnek A tesztelés eredménye függ a bemeneti vektorok sorrendjétől

9 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 9 Hibamodellek 4. MOS tranzisztornál: STUCK-ON, STUCK-OFF A transzfer kapu hibájának leírása Osztályozás más szempontból: Egyszeres illetőleg többszörös hiba Intermittens hiba

10 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március Kombinációs hálózatok Boole differenciák módszere D algoritmus (út érzékenyítés) PODEM algoritmus 2. Szekvenciális hálózatok Csak a “Tesztelhetőre tervezés” segít (Design for Testability, DfT) 3. Memória IC-k Speciális algoritmusok, ma O(n) követelmény Teszt szekvenciák tervezése

11 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 11 A teszt szekvencia minősége: Hibalefedés (fault coverage) A teszt szekvencia mérete A tesztelés célja szerint Go/Nogo teszt (fault detection) Diagnosztikai teszt Teszt szekvenciák tervezése

12 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 12 A Boole differenciák Kiindulás: a kombinációs hálózatot leíró logikai egyenlet a bemeneti vektor a logikai függvény A Boole differencia definíciója: A Boole differencia 1 ha az adott X bemeneti minta esetén x i negálása negálja a kimenetet, egyébként 0. Vagyis: azt mutatja, hogy az x i hiba terjed-e a kimenetig, vagy nem.

13 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 13 A Boole differenciák Egyszerű kapukra közvetlenül számolható. Például NAND: Tehát: akkor terjed a hiba a kimenetig, ha x 2 =1. Ez közvetlenül is belátható.

14 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 14 A Boole differenciák Összetett logikai hálózatra szukcesszíve felírható, az alábbi egyenlőségek használatával:

15 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 15 A Boole differenciák Például: az SA0 hiba kimutatása az i-edik bemeneten az i-edik bemeneten hiba nélkül 1 legyen a többi bemenet úgy álljon, hogy az i-edik bemenet hibája terjedjen a kimenetig Az alkalmas bemeneti vektorok halmaza Ezekből még választani kell! (pl. olyat, ami több hibát is lefed)

16 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 16 Memóriák tesztelése A hibamodellek: Stuck-at-fault(SAF)1 cella Transition fault(TF)1 cella Coupling fault(CF)2 cella Környezet pattern sensitivityn cella

17 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 17 Memóriák tesztelése Tradicionális memória tesztek a.) Zero-one Minden cellába 0-t írunk, mindet visszaolvasuk, minden cellába 1-et írunk, mindet visszaolvassuk. O(n), fedi a SA0,SA1 hibákat ha címzéshiba nincs, CF-et nem fed. b.) Checkerboard Sakktábla minta beírása, visszaolvasás, inverz minta beírása, visszaolvasás. O(n), valamivel jobb hibalefedés.

18 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 18 Memóriák tesztelése c.) GALPAT (galopping pattern) A memóriába végig 0 kivéve egy báziscellát, ami 1 Kiolvassuk az 1. cellát, a báziscellát, a 2. cellát, a báziscellát, stb. a báziscellát végigvisszük a memórián, majd ugyanez, inverz módon. Tökéletes lefedés minden címzési hibára, SAF,CF,TF-re, diagnosztikával is. Viszont O(n 2 ) d.) Walking Mint GALPAT, de a visszaolvasás egyszerűbb: elóször az összes cella, majd a báziscella. Szintén O(n 2 ) e.) GALCOL,GALROW Mint GALPAT, de a visszaolvasás csak saját sorból ill. oszlopból. O(n 3/2 )

19 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 19 Memóriák tesztelése Marching (menetelő) algoritmusok Ugyanazon lépéseket alkalmazzák a monoton növekvő majd monoton csökkenő memória címeken levő cellákra. Minden marching algoritmus O(n) ! Például MATS+ (modified algorithmic test sequence) MARCH C (Marinescu alg.)

20 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 20 A tesztelhetőre tervezés fő módszerei ► A módszerek lényege: beállíthatóvá/megfigyelhetővé tétel ► Pásztázó út (scan path) kialakítása  2 üzemmód: normál (system) üzemmód – az áramkör a tervezett feladatát végzi teszt üzemmód – szétesik kombinációs hálózatokra és tárolókra –kombinációs részek tesztelése pl. D-algoritmussal –tároló elemek együttesének tesztelése scan path segítségével  scan path: az egyes tárolókat egy nagy léptető regiszterré fűzzük össze ehhez olyan tárolók kellenek, amelyek erre alkalmasak cellakönyvtárak szoktak ilyen tároló variánsokat is tartalmazni DQ cp DQ SIN SOUT cp test

21 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 21 Scan design ► n db tároló együttese egy nagy, n bites léptető regisztert alkot ► n hosszúságú bitminta keresztülléptetése  … checkerboard mintázat  … flush mintázat 0-0, 0-1, 1-1, 1-0 átmenetek is SIN SOUT TEST

22 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 22 A “scan design” elve Szekvenciális hálózat, mint állapotgép

23 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 23 Szekvenciális hálózat tesztelése a scan design módszerrel A scan úttal két kombinációs hálózatra bontottuk az áramkört

24 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 24 Példa a tesztelhetőre tervezésre LSSD: Level Sensitive Scan Design IBM belső szabvány

25 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 25 Beépített önteszt Beépített önteszt – built-in self-test (BIST) VLSI áramkörök lehetővé teszik, hogy a Si felület egy részén a tesztelést szolgáló célhardvert alakítsunk ki  az IC önmagát teszteli, külső berendezés nélkül  a teszt az IC maximális sebességével történik a tesztelő automaták mindig az eggyel korábbi technológiai szint áramköreiből készülnek, nagy kihívás az újabb technológiájú IC- ket teljes sebességgel meghajtani  az önteszt a panelon lévő, berendezésbe beépített IC-ken is lefuttatható pl. nagymegbízhatóságú rendszereknél (pl. aerospace ipar)

26 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 26 Beépített önteszt ► A BIST-hez mindent meg kell valósítani az IC-ben, amit a tesztelő automaták is tartalmaznak.  TPG: test pattern generator Ez az egység a bemeneti vektorok (tesztvektorok) sorozatát szolgáltatja  TRE: test result evaluator Ez az egység értékeli ki a vizsgált áramkör válaszait

27 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 27 A BIST architektúra alapegysége a vizsgált áramkör TPG TRE

28 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 28 TPG megvalósításának módjai ► Tárolt tesztvektorok (teszt minta) használata on-chip ROM alkalmazása csak rövid tesztvektor-sorozat tárolása lehetséges ► Teljes v. kimerítő (exhaustive) teszt egy chip-en lévő logikai áramkörrel (pl. számlálóval) az összes lehetséges bementi kombinációt előállítjuk tesztelési idő: O(2 n ) – n a bemeneti bitek száma, n>25 esetben elfogadhatatlanul hosszú idő ► Pseudo-exhaustive teszt: részben tárolt, részben generált tesztvektorok ► Véletlenszám generátor alkalmazása (random pattern): hw ál-véletlenszám generátor

29 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 29 Ál-véletlenszám generátor: LFSR ► Ál-véletlenszámokat az ún. lineárisan visszacsatolt léptetőregiszterrel (linear feedback shift register, LFSR) lehet előállítani  Shift regiszter megcsapolva, megcsapolt jelek és a végső kimenet XOR kapuval összegezve és a bemenetre visszavezetve  n, m relatív prímek. Periódushossz: 2 n+m n bites sh. reg. m bites sh. reg. XOR out cp

30 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 30 TPG megvalósítása LFSR-rel ► Párhuzamosan, minden kimenetet kivezetünk és visszacsatolunk: ► XOR kapuk, E=0 esetén egyenletes eloszlású számsort kapunk DQ + DQ + DQ + DQ + E Q g0g0 g1g1 g2g2 g3g3

31 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 31 TRE megvalósításának módjai ► Paritás ellenőrzés: páros vagy páratlan számú 1 volt-e a bitsorozatban  fault masking = 50%  elfogadhatatlanul nagy ► Számlálás: megállapítjuk az 1-ek számát (01 átmenetek számát) és ezt összehasonlítjuk a jó áramkörre jellemző értékkel ► Szignatúra ellenörzés: az áramkör kimenetén jelentkező bitsorozatból valamilyen algoritmussal egy tömörebb bitmintát állítunk elő és ezt hasonlítjuk össze a jó áramkörre jellemző értékkel

32 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 32 TRE megvalósítása LFSR-rel ► A TPG-nél megismert LFSR-t használjuk, párhuzamos bemenetekkel az XOR kapuknál ► A teszt végén a regiszterben maradó érték a szignatúra DQ + DQ + DQ + DQ + E Q D0D0 D1D1 D2D2 D3D3

33 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 33 Pipeline áramkörök BIST-je ► Normál üzemmód:  többlépcsős adatfeldolgozás  az egyes feldolgozási fázisok közt az adatokat regiszterekben tároljuk előző fokozat kimenete == aktuális fokozat bemenete adatregiszter 3. fázis áramköre 1. fázis áramköre adatregiszter 2. fázis áramköre adatregiszter vezérlő logika

34 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 34 Pipeline áramkörök BIST-je ► Teszt üzemmód: adatregiszter LFSR-ré válik nem tesztelt blokkban adatregiszter tesztelt blokkban: bemeneti regiszter helyett TPG tesztelt blokkban: kimeneti regiszter helyett TRE megint adatregiszter, leválik a tesztelt fokozatról adatregiszter 3. fázis áramköre 1. fázis áramköre TPG TRE 2. fázis áramköre adatregiszter Üzemmód-vezérlő logika

35 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 35 Pipeline áramkörök BIST-je ► Teszt üzemmód: adatregiszter LFSR-ré válik nem tesztelt blokkban adatregiszter tesztelt blokkban: bemeneti regiszter helyett TPG tesztelt blokkban: kimeneti regiszter helyett TRE megint adatregiszter, leválik a tesztelt fokozatról TRE 3. fázis áramköre 1. fázis áramköre adatregiszter TPG 2. fázis áramköre adatregiszter Üzemmód-vezérlő logika

36 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 36 Pipeline áramkörök BIST-je ► Teszt üzemmód: adatregiszter LFSR-ré válik nem tesztelt blokkban adatregiszter tesztelt blokkban: bemeneti regiszter helyett TPG tesztelt blokkban: kimeneti regiszter helyett TRE megint adatregiszter, leválik a tesztelt fokozatról TPG 3. fázis áramköre 1. fázis áramköre adatregiszter 2. fázis áramköre TRE Üzemmód-vezérlő logika

37 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 37 Pipeline áramkörök BIST-je: BILBO ► BILBO (built-in logical block observer) regiszter:  párhuzamosan írható, olvasható regiszter normál üzemmódban,  LFSR teszt üzemmódban, hol TPG, hol TRE BILBO 3. fázis áramköre 1. fázis áramköre BILBO 2. fázis áramköre BILBO Üzemmód-vezérlő logika

38 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 38 A boundary-scan szabvány (perem-figyelés) IEEE ajánlás (1149.1) Jellemzők: a (digitális, VLSI) IC-be épített áramkör, ami első sorban a panel tesztelését szolgálja de magát az IC-t is tesztelhetjük vele

39 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 39

40 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 40

41 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 41 Boundary-scan áramkörös IC felépítése CI = circuit identifier (32 bit) IR = instruction register (  2 bit) TAP = Test Access Port controller 4 többlet láb Szabványos többlet áramkör Automatikusan generálható TDI = Test Data Input TDO = Test Data Output TMS = Test Mode Select TCK = Test Clock

42 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 42

43 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 43

44 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 44

45 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 45 Panel BS áramkörös IC-kkel TDITCKTMSTDO

46 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 46 A BS áramkörök vezérlése Egyszerre töltjük az összes IC IR regiszterét

47 Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke BME-VIK MSc villamosmérnöki szak - Minőségellenőrzés - IC tesztelés Székely Vladimír március 47 A BS áramkörök vezérlése Két IC BS regisztere van a path-ban, a másik kettőnek a bypass regisztere A legfontosabb utasítások: BIST indítása és értékelése Hőmérő kiolvasása SAMPLE/PRELOAD BYPASS EXTEST INTEST


Letölteni ppt "Budapesti Műszaki és Gazdaságtudományi Egyetem Elektronikus Eszközök Tanszéke Integrált áramkörök mérése (IC tesztelés)"

Hasonló előadás


Google Hirdetések